(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Особенности интегральных микросхем ВЧН ИНА ВЧК СПН СЛН СЛП СЛК ИНВ ФЗВ ППА Д 13 ВЧП НЭК ППВ ВЧО о 1 о 1
11 о 00 о 00 о 00 о 00 о 10 о 10 1 00 о 00 о 11 1 11 1 11 11 00 о 00 о 00 о 00 о 00 о 00 о 11 о 11 о 00 о 00 о 11 о 00 о 00 о 01 1 01 1 10 10 0 10 0 10 10 0 10 0 10 110 10 1 10 110 110 0 1 0 0 1 0 0 1 0 10 0 10 10 1 10 0 1 0 0 0 110 0 1 0 0 1 11111111 00000000 1 1 о 1 1 о о 1 1 о 1 1 ООО ООО О 1 1 0 1 1 1 1 1 1 1 1 10 110 0 10 10 110 0 10 0 0 10 110 1 0 0 10 1110 1 1 0 0 10 0 1 110 0 10 10 0 1 10 0 10 0 0 110 0 10 1 11111111 1 0 0 0 0 0 0 0
Таблица 1.125 Временные параметры ИМС I802BCI fj. ис Время: цикла 4 t-i действия сигнала CLK = О 2 действия сигнала CLK - 1 >140 >100 >40
Время предустановки (удержания) относительно спада CLK сигнала: на входах Л и В /3 (/4) T0-F7 /5 на входе ED Время предустановки (удержания) относительно нарастания CLK сигнала: на входе С/ /о (i) CS /, (e) на входах ROLI и RILO /ю (п) F0-F7 tg Время задержки распространения сигнала от входа: LIR0, L0R1 до выходов Л, В или f LIR0, LORI, ROLI, RILO до LORI, LIRO, RILO, ROLI LIRO, LORI до выхода F CHB до выходов Л и В, LORI, ZR CHS до выходов А, В или F CHS до выходов LORI, ZR, OW CI до выходов А, В или F CI до выходов LIRO и LORI, ZR CI до выходов OW, СО А или В до выходов А, В или F А или В до выходов LIRO и LORI, ZR А или В до выхода СО или СЗ (вывод LIRO) А или В до выхода 0W, G и Р F0-F7 до выходов А, В, F, ROLI, RILO F0-F7 до выходов LIRO и LORI, ZR F0-F7 до выходов СО или СЗ (вывод LIRO) F0-F7 до выходов 0W, G и Р CS до выходов LIRO, LORI, А или В CS до выходов ZR, F CS до выходов 0W, СО CS до выходов G, Р, ROLI, RILO ED до выходов Л, В Время задержки распространения сигнала от нарастания CLK до выходов; Л, В, F, LIRO, LORI ZR, OW CO, G и P, ROLI и RILO >15 (30) >30 >10 >45 (10) >25 (30) >10 (30) >20 <30 <25 <45 <54; 50; 68 <70 <67; 85; 50 <85 <80; 95 <42; 23 <155 <150; 168 <140 <160; 147 <182 <180; 200 <168 <190; 175 <63 <98; 70 <56; 35 <42 <42 <175 <190; 182 <155; 160; 9 Умножители 8 X 8, 12 X 12 и 16 X 16 имеют подобную структуру и cocTogT из трех регистров для хранения операндов и результата и комбинационной схемы умножения. При увеличении разрядности обрабатываемых чисел умножители объединяются с помощью сумматоров. При этом количество умножителей растет пропорционально квадрату длины чисел, например, для построения 32-разрядного умножителя необходимо 16 8-разрядных умножителей и набор сумматоров для формирования полного произведения. Сумматор представляет собой 4-разрядную ИМС, позволяющую за один такт вычислять сумму (- ifa,A + {- 1)Ч,В + (- 1). с,С + (- lf>d,D. где а,-, Ci И d[ - двоичные цифры, задающие код выполняемой на сумматоре операции; А, В, С и К -4-разрядные операнды. Увеличение разрядности производится простым объединением ИМС. Ассоциативное ЗУ представляет собой матрицу 32 триггеров и схем равенства кодов, позволяющих строить ЗУ большой емкости с выборкой информации по содержанию. Таблица 1.127 ИМС серии 1804 Генератор синхросигналов ГГ1 Схема ускоренного переноса BPI управления состоянием и сдвигами ВР2 Микропроцессорная секция: ВС1 ВС2 Схема управления адресом микрокоманды: В УI ВУ2  Число выводов последовательностью Схема управления микрокоманд ВУ4 Регистр ИР1 Блок обмена информацией состокт нз четырех регистров, каждый из которых можно подключать к любо.му из четырех каналов данных. Поэтому имеется возможность передавать информацию с одного канала в другой через любой регистр, кроме нулевого, который используется как счетчнк. Три из имеющихся каналов предназначены для работы на короткие (внутриплатные) магистрали, а четвертая - на длинные согласованные линии связи. Блок интерфейса предназначен для управления обменом информации по асинхронной общей магистрали. Адаптер последовательного интерфейса предназначен для преобразования информации из параллельной в последовательную форму и обратно, используется в ЗУ на дисках или линиях передачи данных. Коммутатор магистралей предназначен для управления четырьмя двунаправленными шинами данных с возможностью логической обработки (например, с маскированием или мажорированием) передаваемой информации, а также может выполнять функции переключателя устройств в системах с дву- или трехкратным резервированием. Серия 1803 [30] предназначена для построения специализированных устройств обработки информации н состоит из ИМС синтезатора ВЖ1, контроллера ВЕ1 и двух ПЗУ РЕ1 и РЕ2 емкостью 16К 8-разрядных слов (см. табл. 1.4). Серия 1804 [25] полиостью совместима с серией 1802 и отличается от иее способом разбивки устройств на отдельные ИМС. Основные параметры серии и ее состав приведены в табл. 1.4 и 1.127, где t - время выполнения типовой микрооперации; Р - потребляемая мощность. Схема ускоренного переноса BPI обеспечивает распространение групповых переносов в четырех секциях процессоров ВС1 или ВС2 и сигналов управления групповым переносом в следующем слое схем BPI. Схема управления состоянием и сдвигами ВР2 состоит из блока признаков, предназначенного для хранения и обработки признаков вычислительного процесса в микро-ЭВМ; блока проверки условия, формирующего код условия; блока управления переносом, генерирующего входной перенос в младшую ИМС процессора; блока управления сдвигами, предназначенного для реализации одного из 32 вариантов сдвига информации в процессоре BCI или ВС2, и блока синхронизации, генерирующего внутренние сигналы управления. Микропроцессорная 4-разрядная секция ВС! содержит арифметико-логический блок, трехканальное (два на чтение и один на запись) ЗУ на 16 чисел с выходным сдвигателем, позволяющим при записи слова при необходимости производить его сдвиг влево или вправо на один разряд, и дополнительный регистр Q со сдвигателем. В качестве источников операндов моЖет быть входная шина и один нз регистров (ЗУ нлн Q) или любые два регистра. Результат операции фиксируется на любом из регистров либо выводится на выходную шину. ИМС ВС2 по структуре аналогична ВС1 и отличается наличием дополнительных схем, расширяющих функциональные возможности и облегчающих выполнение многотактных арифметических операций (умножение, деление). Схема управления адресом микрокоманды ВУ1 состоит из регистра адреса, счетчика МК, стекового ЗУ на четыре слова и схемы выбора источника адресации. Содержимое каждого из трех указанных источников может быть выдано на шину адреса МК- Все описанные регистры 4-разряд-ные и имеют выводы для увеличения разрядности путем каскадного включения. В ВУ2 некоторые второстепенные входы и выходы иа выводы ИМС ие выведены, вследствие чего ее удалось разместить в корпусе меньших размеров. Схема упразлення следующим адресом предназначена для преобразования сжатого до пяти разрядов поля МК в 8-разрядиый набор управляющих сигналов для ИМС блока микропрограммного управления, построенного на основе ВУ1 и ВУ2, и является ПЗУ емкостью 32 8-раз-рядных слов. Схема управления последовательностью МК ВУ4 по структуре аналогична ВУ2 и отличается разрядностью (12 разрядов) и емкостью стека (3 регистров). Особенностью 4-разрядного регистра ИР1 является наличие как обычного ТТЛ-выхода, так н выхода с тремя состоянлями, что позволяет использовать ИР1 для работы на общую шину или для объединения двух двунаправленных шин. Ссрчя 1808 [30] применяется в фотоаппаратах. Состоит из однокристального 8-разрядного микропроцессора (МП), схемы согласования МП с датчиками, регистра микрокоманд и схемы синхронизации и управления (см. табл. 1.4). Особенности серии рассмотрим на примере ИМС BEI, которая используется в электронных устройствах зеркальных фотокамер высшего класса, формирует прямоугольные импульсы синхронизации с частотой 32 кГц и вырабатывает следующие сигналы: управление электромагнитом подъема зеркала, управление электромагнитом отработки выдержки, начало работы фотокамеры, начало отработки выдержки, блокировка питания, управление светодиодом, управление электромагнитной отработки диафрагмы. ИМС ВВ1 состоит из следующих блоков: синхронизации (БС), управления (БУ), отработки выдержки (БОВ) и блокировки питания (ББП), каждый из которых можно использовать самостоятельно. Кроме основного применения, ИМС ВВ1 можно использовать в различных устройствах автоматики в качестве блоков управления исполнительными органами, таймеров, генераторов, триггеров Шмитта, 7 5-2143 Серия 1809 130] предназначена для совместного применения с серией 1801. Состоит из оперативного ЗУ РУ1 (1К 16-разрядиых слов с циклом 300 не) и ПЗУ РЕ1 (4К X 16) со встроенным интерфейсом Общая шииа . Серия 1810 [4] состоит из однокристального 16-разрядного микропроцессора ВМ86 (см. табл. 1.4) и ряда вспомогательных ИМС (ВМ59А и др.), аналогичных по назначению соответствующим ИМС серии 580 (ВМ59 и др.). Микропроцессор ВМ86 можно разделить на устройство сопряжения и обрабатывающее устройство, которые под управлением внутренних управляющих сигналов, генерируемых блоком микропрограммного управления (БМУ), могут работать независимо и одновременно, повышая тем самым общую производительность МП. Устройство обработки (УО) состоит из 16-разрядного сумматора, четырех регистров операндов, результата и признака и восьми регистров общего назначения (РОН), состоящих из четырех регистров данных и четырех индексных регистров. Регистры даииых отличаются тем, что их старшие и младшие байты адресуются отдельно, вследствие этого их можно рассматривать как восемь 8-разрядных регистров. Остальные регистры используются только как 16-разрядиые. Устройство сопряжения реализует обмен данными между МП и 16-разряд-иой совмещенной шииой адреса и данных (ШАД) и состоит из сумматора адреса с группой из семи 16-разрядных регистров (4 сегментных, адреса команды, адреса операнда и обмена) и регистра команды (РК), организованного в виде ЗУ емкостью шесть 8-разрядных слов и работающего по принципу первым записан, первым считан . Такая организация РК позволяет хранить в нем шесть байт командной информации, заполняя его по два байта в те моменты времени, когда ШАД свободна. При выполнении команд условного перехода РК освобождается от старой ветви программы и заполняется новой. Сумматор адреса и сегментные регистры служат для формирования 20-разрядного фактического адреса, что достаточно для прямого обращения к ЗУ емкостью 1 Мбайт. При этом 16 разрядов адреса выводятся иа ШАД, а четыре - на многофункциональные выводы, которые в другие моменты времени используются для вывода управляющей информации. Система команд МП ВМ86 состоит из 135 операций, включая умножение и деление, и совместима с системой команд МП 580ИК80, так как большинство команд у них полностью совпадает, а отличающиеся команды легко преобразуются программным путем в команды МП ВМ86. Длина команд переменная- (1-6 байт). Производительность МП составляет 2 10* операций в секунду при условии, что время выборки слов из ЗУ составляет 460 ис. Программная и аппаратная совместимость с ИМС 580 теии облегчает замену МП 580ИК80 новым, более совершенным МП Серия 1883 [19] состоит из четырех ИМС (ИАО, РТ1, ВР2 и ВА4). основные параметры которых приведены в табл. 1.4. Серия является совместной разработкой СССР и ГДР, поэтому имеет двойной номер U83 - К1883. Арифметическое устройство ИАО представляет собой 8-разрядную секцию, выполняющую стандартный набор простейших операций (+, -, сдвиг, И, ИЛИ) и состоящую из арифметико-логического блока, 18 программно доступных РОН и вспомогательных схем. Связь с другими ИМС осуществляется по двум 8-разрядным двунаправленным каналам данных, 18-разрядной шине микрокоманд и вспомогательным выводам, позволяющим наращивать разрядность обрабатываемых слов. Управляющая память РТ1 предназначена для преобразования команд в последовательность МК и состоит из программируемой логической матрицы (ПЛМ) емкостью 140 34-разрядныХ слов и управляемой 28-разряд- ным адресом, блока синхронизации, вспомогательных регистров и схем, позволяющих наращивать емкость ПЛМ. Арифметический расширитель ВР2 состоит из комбинационной схемы умножения 16 X 8 разрядов и вспомогательных регистров для выполнения сложения, умножения и деления 16-разрядиых чисел как с фиксированной, так и с плавающей запятой. Увеличение разрядности обрабатываемых слов достигается простым каскадированием ВР2, например, четыре ВР2 позволяют производить операции с 64-разрядиыми числами. Магистральный адаптер ВА4 предназначен для построения устройств связи между внешними устройствами и процессором ЭВМ. На базе описанных ИМС достаточно просто построить 8-, 16-, 32-или 64-разрядные ЭВМ с аппаратной реализацией сложных операций (умножение, деление) как с фиксированной, так и с плавающей запятой. Глз.вэ- 2 ПРОЕКТИЮВАНИВ ЦИФРОВЫХ УСТРОЙСТВ НА ИМС Основные понятия и определения Цифровые устройства в зависимости от вида функций, описывающих их работу, разделяют на два класса: комбинационного типа (комбинационные, логические, функциональные схемы, схемы без памяти) и конечные автоматы (цифровые автоматы, схемы с памятью). В устройствах комбинационного типа выходные сигналы зависят только от входных сигналов в данный момент дискретного времени и ие зависят от входных сигналов, действующих в предыдущие моменты времени. В конечных автоматах выходные сигналы определяются как входными сигналами, так и состоянием автомата, которое, в свою очередь, зависит от входных сигналов, действующих ранее. Задача проектирования (задача синтеза) для комбинационных устройств и конечных автоматов решается различными методами. Устройства цифровой техники представляют собой сложные структуры как по количеству используемых ИМС (элементов), так и по связям между ИМС. Поэтому в зависимости - от степени детализации описаний структур цифровых устройств и процессов обработки информации в них выделяют несколько иерархических уровней [27], из которых наиболее важными для решения задачи проектирования являются логический и операционный. На логическом уровне процессы обработки информации детализированы до операций над отдельными буквами (цифрами) алфавитов, а наименьшими структурными единицами являются логические и запоминающие элементы. На операционном уровне информационные процессы детализируются до некоторых простейших операций (типа суммирования, сдвига, счета, преобразования кодов и т. п.) над словами (операндами).
ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||