(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation для того чтобы в то же самое место записать новые данные, может быть установлен активный уровень сигнала WE L. Цикл постраничного чтения (page-mode read cycle) позволяет прочесть целую строку ( страницу ) данных без повторения полного цикла RAS-CAS. Когда в защелке строки уже хранится содержимое целой строки, для выполнения этого цикла просто требуется многократное повторение сигнала CAS L в виде импульсов низкого уровня, в то время как сигнал RAS L постоянно остается на активном уровне. На каждом спадающем фронте сигнала CAS L формируется новый адрес столбца и на выходе DOUT появляется новый бит. Данный цикл обеспечивает намного более быстрый доступ к памяти при последовательном чтении из соседних ячеек, то есть из ячеек со следующими друг за другом адресами; такой доступ к памяти часто осуществляется в микропроцессорных системах при выборке команд и при заполнении кэш-памяти. Цикл постраничной записи (page-mode write cycle) аналогичен циклу постраничного чтения: он позволяет записать несколько битов строки, по одному сигналу RAS L при многократном повторении сигнала CAS L. Одно время в некоторых динамических ОЗУ использовались два других режима многократного доступа: режим статической выборки по столбцам (static-column mode) и режим выборки по слогам (полубайтовый режим выборки; nibble mode). Их перестали применять в связи с преобладанием на рынке так называемых динамических ОЗУ с увеличенным временем доступности данных [extended-data-out (EDO) DRAM]. В этих устройствах во время циклов чтения состояние разрешения выхода уже не определяется сигналом CAS L; вместо этого используется отдельный вход управления выходом OE L. Это существенно для быстрых циклов постраничного чтения, поскольку установившиеся значения данных удерживаются на выходе в течение большего интервала времени. Если раньше выходы переводились в третье состояние между импульсами CAS L, то теперь (управляемые сигналом OE L) они непрерывно остаются открытыми, и поэтому при постраничном чтении значения выходных сигналов неизменны от начала одного импульса CAS L до начала следующего. 10.4.3. Синхронные динамические ОЗУ Протокол доступа по фронту сигналов RAS/CAS обычных динамических ОЗУ не только сложен; трудно заставить эту память работать быстро и укладываться во временнь/е границы при связи с остальными блоками системы. В результате в начале 90-х годов появились синхронные динамические ОЗУ (synchronous DRAM, SDRAM), в которых применен более традиционный синхронный интерфейс, а к концу 90-х годов эти устройства стали доминирующими на рынке памяти для персональных компьютеров. В синхронных динамических ОЗУ сохранен мультиплексный принцип адресации обычных динамических ОЗУ: адрес строки и адрес столбца подаются за два шага. Однако значения сигналов управления в синхронном динамическом ОЗУ, так же как и значения сигналов на адресных входах, фиксируются только на нарастающем фронте общего тактового сигнала CLK с частотой до 133 МГц. Кроме того, в СИНХПОННЫХ ПИНаМИЧеСКИХ О.ЗУ ВКРЛРН ГЧ ог, гооиа.ттатттт .г, .-----.------г1у<=. если он имеет неактивный уровень, то другие сигналы управления и сигналы адреса игнорируются. При записи значения данных принимаются во внимание в момент прохождения фронта тактового сигнала, и при чтении данные поступают на выход по фронту тактового сигнала. Точно так же, как и у обычного динамического ОЗУ, для реализации той или иной операции внутри синхронной памяти требуется выполнить определенное число шагов, а это занимает несколько тактов внешнего тактового сигнала. Внутри синхронного устройства памяти имеется несколько банков динамического ОЗУ, как правило, четыре, в которых могут осуществляться одновременного несколько операций. В каждом периоде тактового сигнала сигналы управления RAS 1., CAS L и WE L интерпретируются синхронным динамическим ОЗУ как командное слово , а не как отдельные управляющие воздействия. В то же время старшие адресные биты воспринимаются ОЗУ как выбор банка : они указывают, к какому банку относится команда. Например, умный контроллер синхронного динамического ОЗУ может использовать четыре тактовых импульса, для того чтобы инициализировать операции чтения в четырех различных банках, а затем вернуться к первому из них и считать готовые результаты, затрачивая по одному такту на каждый банк. Внутренняя синхронизация в синхронном динамическом ОЗУ осуществляется внешним тактовым сигналом, подаваемым на вход CLK. Как правило, сигнал RAS, поступающий на внутреннюю матрицу, переходит на активный уровень немедленно после прохождения фронта синхросигнала, следующего за подачей команды чтения или команды записи. Для выполнения требований внутренней синхронизации, внутренний сигнал CAS в микросхеме вырабатывается позднее. На сколько тактов позже - зависит от частоты тактового сигнала CLK и быстродействия самой микросхемы памяти. Чтобы удовлетворить различным требованиям, интервал времени между сигналами RAS и CAS, называемый САЗ-задержкой, делается профаммируемым. Величина этой задержки и несколько других важных рабочих параметров необходимо зафужать в синхронное динамическое ОЗУ при инициализации. Зафузка довольно проста: устройство памяти распознает команду зафузка параметров , когда одновременно переходят на активный уровень управляющие сигналы RAS L, CAS L и WE L, а сами параметры поступают на адресные линии. 10.5. Интегральные схемы типа CPLD с момента своего появления несколько лет назад профаммируемые логические устройства (ПЛУ) типа 16V8 и 22V10 стали основным, очень гибким инструментом цифрового проектирования. По мере развития технологии ИС, естественно, возрастал интерес к созданию ПЛУ с более развитой архитектурой, что позволило бы воспользоваться достоинствами повышенной плотности упаковки в кристалле. Вопрос заключается в следующем: почему производители не пошли по пути увеличения существующих устройств? Плотность упаковки в динамических ОЗУ, например, увеличилась за последние 10 лет в 64 раза. Почему производители ПЛУ не смогли перейти от ИС 16V8 к выпуску более крупных ИС 128V64 ? Такое устройство имело бы 64 входных вывода, 64 I/0-вывода и некоторое количество термов-произведений (скажем, 8) со 128-переменными для каждой из 128 своих логических макроячеек, В таком устройстве можно было бы объединить функции, реализуемые большим числом ИС 16V8, и предложить потрясающую эффективность и гибкость функционального использования любых входных и выходных сигналов. Было ли это возможно? Да, микросхема 128V64 была бы очень гибким компонентом, но она не обладала бы очень хорошими характеристиками. В отличие от ИС 16V8, у которой на каждый элемент И приходится 32 входа (16 сигналов и 16 их дополнений), в устройстве 128V64 у каждого элемента И было бы 256 входов. Из-за влияния емкостей, токов утечки и по другим причинам такая большая структура монтажного И была бы, по крайней мере, в восемь раз медленнее, чем матрица И в ИС 16V8. С точки зрения производителя ситуация выглядит еще хуже: в микросхеме 128V64 экономически очень не эффективно использовалась бы площадь кристалла. Потребовался бы кристалл с площадью примерно в 64 раза больше, чем для ИС 16V8, при возможном числе входов и выходов всего лишь в восемь раз большем, чем у ИС 16V8. Другими словами, для и-кратного увеличения логики (в терминах числа входов, выходов и элементов И) микросхеме 128V64 понадобился бы кристалл с площадью, в г? раз большей. С точки зрения эффективного использования площади кристалла умный разработчик выиграл бы, разбив желаемую функцию так, чтобы реализовать ее на восьми ИС 16V8, если только такое разбиение возможно. Эта идея была использована в сложных программируемых логических устройствах {complexprogrammable logic device, CPLD). Как показано на рис. 10.37, ИС типа CPLD является всего лишь совокупностью отдельных ПЛУ на одном кристалле с программируемой структурой взаимных связей, которая позволяет отдельным ПЛУ в пределах кристалла подключаться друг к другу так же, как это мог бы сделать талантливый разработчик с отдельными ПЛУ вне кристалла. Здесь площадь кристалла, необходимая для реализации увеличенной в и раз логики, равна площади только п одиночных ПЛУ плюс площадь, занимаемая профаммируемой структурой взаимных связей. □□□□□□□□□□□□□ОП □ □ □ □ □ □ □ □ □ □ □ □
□ □ □ □ □ □ □ □ □ □ □ □ Рис. 10.37. Общая архитектура ИС типа CPLD □ -блок ввода/вывода ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |
||||||||||||||||||||||