Звоните! 
 (926)274-88-54 
 Бесплатная доставка. 
 Бесплатная сборка. 
Ассортимент тканей

График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
Читальный зал -->  Полупроводниковая схемотехнология 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 [ 109 ] 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168

Введенные для сокращения записи величины и Pi вычисляются в качестве промежуточных результатов и в полном сумматоре на рис. 19.27. Следовательно, их получение не требует дополнительных затрат. Сг&юл этих величин объясняется совсем просто. Сигнал Qf вырабатывается тогда, когда в данном разряде перенос происходит из-за комбинации входных переменных Oj и ftj. Поэтому его называют функцией генерации переноса. Сигнал р,-показывает, передается ли полученный в младшем разряде сигнал переноса с, дальше. Поэтому он называется функцией распространения переноса.

Пользуясь выражением (19.1), можно вывести следующие формулы для вычисления сигналов переноса:

Cl = йо + РоСо, Ci = gi+ PiCi =

01 + PiOo + PiPoCo.

= 02 + P29i + Р2Р1Я0 + P2P1P0C0, (l 2) Q = + P3C3 =

= аъ + РъЯг + PiPiQi + P3P2P190 + + РзРгРхРоо-

Очевидно, что, хотя полученные выражения достаточно сложны, время формирования сигнала переноса в любой разряд с помощью вспомогательных функций определяется только временем задержки распространения сигнала на двух элементах.

На рис. 19.29 приведена блок-схема четырехразрядного сумматора со схемой ускоренного (параллельного) переноса. В схеме ускоренного переноса (СУП) реализованы выражения (19.2). Полная схема

сумматора выпускается в интегральном исполнении.

типы ИС: SN 74181 (ТТЛ); МС 10181 (ЭСЛ); МС 14581 (КМОП).

Сложение чисел, содержащих более четырех разрядов, можно реализовать путем последовательного подключения нескольких четырехразрядных сумматоров. При этом перенос с. подключался бы к входу переноса Cq следующего, более старшего сумматора. Однако такое построение схемы не логично: тогда как перенос внутри каждой группы осуществляется параллельно, перенос от одной группы к другой производится последовательно.

Для достижения возможно малого времени выполнения операции необходимо и перенос от группы к группе осуществлять параллельно. С этой целью рассмотрим еще раз выражение (19.2) для с:

С4 = 3 + Рз92 + РзРг01 +РзР2вд + --

+ Р3Р2Р1Р0С0

V-V-

(19.3)

Для сокращения записи введем функцию генерации переноса для группы G и функцию распространения переноса для группы Р, после чего получим

с4 = G -1- Рсо.

Это соотношение формально совпадает с выражением (19.1). Следовательно, в каждой отдельной 4-разрядной секции сумматора необходимо вырабатывать лишь соответствующие вспомогательные переменные G и Р и по тому же алгоритму, который использовался ранее для переноса от разряда к разряду, согласно выраже-

Lt 11

Сумматор 9 Р

Рис. 19.29. Четырехразрядный сумматор с параллельным переносом.

Сумматор Сг 3 Р

Сумматор Ct 9 Р

UTIITTII

Сумматор £о 9 Р

9i Рз ffz Рг <?2 91 Pi

4 Схема ускоренного переноса



*/г...б %.в *в...я в...!! 4.,.? \4 и р 14 и

4-рвзрядиыА Cm -рсвряШ

сумматор 6 Р

Sff.:l5

кимматор 6 Р

S4...7

Зз Рз <з Зг Рг <2

Vj о...з

с. -разряиый Сл *-1Хзряаный с сумматор оунматор кп в Р G Р

Ч..З

9t Pt с,

Схема ускоренного переноса

Зо Ро

Рис. 19.30.16-разрядный сумматор с параллельно-параллельным переносом.

ниям (19.2), обеспечить параллельный перенос от группы к группе. Этот принцип использован в представленной на рис. 19.30 блок-схеме 16-разрядного сумматора с параллельно-параллельным переносом. Схема ускоренного переноса здесь та же, что и в 4-разрядном сумматоре на рис. 19.29. Она изготавливается в виде отдельных интегральных микросхем типа SN 74182 (ТТЛ), МС 10179 (ЭСЛ) и МС 14582 (КМОП). При использовании схем ТТЛ время выполнения операции сложения 16-разрядных чисел составляет 36 не, а для схем ТТЛ с диодами Шоттки-19 не.

19.5.4. СЛОЖЕНИЕ ДВОИЧНО-ДЕСЯТИЧНЫХ ЧИСЕЛ

Для сложения двух двоично-десятичных чисел можно использовать по одному 4-разрядному двоичному сумматору на каждую декаду. Однако после суммирования следует производить коррекцию, которая уже рассматривалась при обсуждении преобразования двоичного кода в двоично-десятичный. Если в какой-либо декаде происходит перенос, необходимо добавлять к ней 6, чтобы компенсировать разницу в весах разрядов. Благодаря этому уже достигается правильное значение двоично-десятичного числа, однако оно еще может содержать псевдотетрады. Поэтому следует проверить, получилось ли в данной декаде число больше 9. Если это так, то для ликвидации псевдотетрады также прибавляется 6. Возникающий Ьри этом перенос, как и обычный, передается в следующую по старшинству декаду. Описанную операцию проще всего выполнить с помощью двух сумматоров на каждую дека-

ду, как показано на рис. 19.31. Вся эта структура также выпускается в виде интегральных микросхем.

Ъты ИС: 82S82 и 82S83 (ТТЛ); изготовитель- Signetics.

19.5.5. ВЫЧИТАНИЕ

Вычитание двух чисел сводится к операции сложения. Действительно,

D = A- B = A + {C-B)-C. (19.4)

При этом следует С выбрать таким образом, чтобы операция С - В (вычисление дополнения В до С), так же как и вычитание С, проводилась без помощи специальных схем, реализующих вычитание. В случае N-разрядных двоичных чисел Лд, и B;v это возможно как при С = 2*, так и при С = 2 - 1. Если С = 2*, выражение С - Bff называется точным двоичным дополнением Bj, а если С = 2 - 1, то по-

Оз 02 01 Од

4 4-разрядныи ддотный Ср SjSjSfSo сумматор

А-разрядшй двоичный со -\

Рис. 19.31. Двоично-десятичный сумматор на двоичных сумматорах.



разрядным дополнением Bf]}. Таким образом,

(19.5)

В*У = 2-1-В.

Отсюда следует, что

n = B<JJ + i.

(19.6)

Поразрядное дополнение получается просто путем инвертирования всех разрядов числа Bfi. Справедливость этого утверждения вытекает из того, что максимальное -число, которое можно записать в двоичном JV-разрядном коде, равно

1111 ... =2- 1.

Следовательно, вычитая из этой величины любое двоичное число В с целью определения его дополнения В\ мы непременно получим то же двоичное число, которое составляется путем инверсии всех разрядов В*у. Получение дополнения В несколько сложнее, так как, согласно выражениям (195), после инвертирования В к полученному результату следует еще прибавить 1.

Рассмотрим операцию вычитания в случае поразрядного дополнения. При С = 2 - 1 из выражения (19.4) следует, что

А-В = А+(2-1 -В)--(2-1) = = А +В-2! +1. (19.7)

Таким образом, вьиитание можно осуществить, инвертируя число В прибавляя еще одну единицу и вычитая 2. Вычитание 2* достигается весьма просто-путем инверсии разряда переноса. Для добавления 1 на свободный вход сигнала переноса со можно подать единицу. Поэтому здесь не требуется дополнительных суммирующих цепей. При этом получается схема, представленная на рис. 19.32

Запись числа с помощью его поразрядного дополнения называется также обратным кодом, а с помоыц>ю двоичного дополнения-дополнительным кодом.-Лр1ш. перев.

4-разрядный сумматор Cq

I 1 J 1

V dz do

Рис. 19.32. Вычисление разности двух четырех-разрядовых чисел.

/4-8 =

D при D > о, D< при D<0;

при D i о, при D < 0.

Рассмотрим теперь случай точного двоичного дополнения. Согласно выражению (19.4), можно записать

Ajv - Bjv = + (2 - Bjv) - 2 =

= As+ BS) - 2. (19.8)

Если вычитаемое число Bf, уже задано в форме двоичного дополнения, то числа An и можно складывать с помощью обычной суммирующей схемы, инвертируя при этом разряд переноса. Однако, если В является обычным положительным числом, необходимо предварительно вычислить его двоичное дополнение BJ по поразрядному дополнению Bf\ пользуясь формулой (19.6). Тогда, согласно соотношению (19.8), получим

Atf-B А + В- 2

что полностью совпадает с (19.7). При этом получается та же схема, что и на рис. 19.32. Различие между этими двумя способами вьиитания состоит только в моменте прибавления единицы. При поразрядном дополнении оно выполняется после суммирования Af ii Bf, а при двоичном-до него. Однако в случае использования сумматоров комбинационного типа это различие несущественно.

Арифметическое устройство типа 181, рассмотренное в предьщущем разделе, уже имеет встроенные элементы для инвертирования Bff. Оно производит операцию инвертирования при подаче соответствующего управляющего сигнала.

Рассмотрим теперь случай, когда иско-



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 [ 109 ] 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168



ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.


Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы
.