Звоните! 
 (926)274-88-54 
 Бесплатная доставка. 
 Бесплатная сборка. 
Ассортимент тканей

График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
Читальный зал -->  Полупроводниковая схемотехнология 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 [ 141 ] 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168

SN7mi75

D Q

D Q

D Q

ICS Am 251.525/7

к 6 sn74lse6

Рис. 22.15. Схема цифрового фильтра верхних частот.

fo ft h fs РАшнусВ


предложенное в разд. 19.5.6 двоичное дополнительное представление. Старший разряд, таким образом, является знаковым. Поскольку умножение можно выполнять посредством сдвига, необходимы еще только суммирующие схемы. Для этого воспользуемся 4-разрядным ариф-метикологическим устройством типа Am 25LS2517. Оно может служить вычита-телем, если на управляющие входы поданы соответствующие сигналы. Таким образом, образование двоичного дополнительного кода для коэффициентов Dq = -1 и - Со = 1 - 2 * может быть перенесено в сумматор. При помощи ИС 8 и ИС 9 образуется выражение

г= -СоУ = у-2-*-у.

Умножение у на 2 * достигается тем, что у сдвигается на четыре разряда в вычита-теле. При этом длина слова увеличивается с 4 до 8 бит.

Знаковый разряд г, должен быть у всех независимых разрядов, для того чтобы умножение у на 2 * осуществлялось правильно и для положительных, и для отрицательных значений у. Это иллюстрирует-

ся следующим числовым примером:

-1-48 О 011 0000

2-*= О ООО ООН -48 1 101 0000

i~rm

= 3,

2-*= 1 111 1101 =-3.

Решающий блок ИС 2 соответствует первому сумматору на рис. 22.14, а ИС 5-второму. Задержка на длительность такта обеспечивается 9 помощью ИС 3 и 4, которые содержат по четыре D-триггера, срабатывающих по фронту импульса. Триггеры в ИС 1 служат для синхронизации входного сигнала.

Логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ в ИС 6 и ИС 7 служат для за-цщты от перегрузки. Как было показано в разд. 19.5.6, при превышении диапазона положительных чисел происходит скачок с -I-127 до -128, так как старший разряд является знаковым. Из-за нежелательной перемены знака при перегрузке фильтр может стать нестабильным и при известных обстоятельствах больше уже не возвра-



щается в нормальный режим работы. Такой эффект в точности соответствует захлопыванию , известному и в аналоговых схемах. Этого можно избежать, если, например, на выходе сумматора при положительной перегрузке число равняется -t-127, а при от)ицательной -128. Однако при этом необходимо раздельно декодировать положительное и отрицательное переполнения.

Той же цели можно достичь, если при перегрузке выходные коды инвертируются. В этом случае характеристика имеет вид, показанный на рис. 22.16. Для ее получения с помощью логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенных, как показано на рис. 22.15, к выходам / коммутируется тот вычислительный блок, в котором возникает перегрузка. При этом происходит инверсия, когда 0V = 1. Вычислительные блоки Am 25LS2517 по сравнению со стандартными блоками SN 74181 имеют то преимущество, что в них формируется сигнал переполнения О И

Способ действия фильтра хорогао иллюстрируется осциллограммой реакции на импульс, приведенной на рис. 22.17.

Рис. 22.16. Выходная характеристика решающего блока при перегрузке.

в-без ограншиваюшего лошчеасого устройства; б-с офаничиваюпшм логичесхим устройстврм.

.-.v,i-T..rf!

-r-f------т

Рис. 22.17. Переходная характеристика цифро-юго фильтра, представленного на рис 22.15.

Последовательная обраЬотка сигнала

Из рассмотрения схемы, приведенной на рис. 22.15, видно, что аппаратурные затраты существенны, хотя был выбран про-стейщий щ Поэтому возникает вопрос, в каю аях окупаются большие аппаратурш .аты по сравнению с относительно простой аналоговой реализацией. Пример такого рода-обработка сигналов с экстремально низкой частотой. Она без труда осуществляется с помощью цифровых схем, если выбрать низкую частоту выборки. Напротив, в аналоговых системах в этом случае требуются экстремально большие постоянные времени, которые не всегда могут быть реализованы.

При низких частотах выборки цифровой фильтр можно значительно упростить, вьтолняя все операции последовательно в одном и том же арифметическом устройстве. Промежуточные результаты запоминаются в буферной памяти до следующего тактового импульса. Для выполнения подобных операций очень удобно применить микро-ЭВМ. Для примера на рис. 22.18 приведена блок-схема программы, соответствующая структурной схеме на рис. 22.14. Для того чтобы сле-

Q Начало

Задание начальных условий

Вычисление р: Dx-Сду


Нахождение ближайшего значения х

вычисление y:=p*Dix

Выдача у

Рис. 22.18. Блок-схема программы для моделирования цифрового фильтра первого порядка на микро-ЭВМ.



дующее значение х фактически могло быть подано на вход устройства, длительность

такта фильтра должна быть больще, чем время обработки сигнала в устройстве. Для фильтра первого порядка при 8-разрядной длине слова с помощью стандартных систем (8080, 6800) можно получить времена обработки порядка 100 мкс. В этом случае максимальная частота выборки составляет, следовательно, 10 кГц. Для фильтров более высокого порядка и при большей длине слова она меньше. Поэтому для построения цифровых фильтров целесообразно использовать 16-разрядные микропроцессоры.

Особенно выгодно применять специальный процессор-фильтр, как, например, модель 2920 фирмы Intel. Он содержит аналого-цифровой и цифро-анало-

говый преобразователи с 9-разрядной дискретизацией. Для обработки сигнала имеется ЗУПВ емкостью 40 слов по 25 бит и 25-разрядное арифметическое устройство. Программа реализации фильтра хранится в запрограммированном соответствующим образом ЭППЗУ на 192 слова по 24 разряда. При такой длине командного слова с помощью одной команды можно задать не только код операции, но и адрес источника и адрес передачи данных, как только будет проведено умножение на целое двоичное число. Отсюда следует, что для программирования фильтра второго порядка необходимо лишь 10 команд. Выполнение команды занимает 0,4 мкс. Поэтому даже при максимальной длине программы (192 команды) частота выборки составляет еще 13 кГц.



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 [ 141 ] 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168



ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.


Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы
.