Звоните! 
 (926)274-88-54 
 Бесплатная доставка. 
 Бесплатная сборка. 
Ассортимент тканей

График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
Читальный зал -->  База цифровых устройств 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 [ 81 ] 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176

Структура типа CDRAM

В структурах CDRAM (Cached DRAM, кэшированная DRAM) па олном кристалле с DRAM размещена статическая кэщ-память (кэш первого уровня). При этом кэш обеспечивает быстрый обмен с процессором, если информация находится в кэше, а также быстрое обновление своего содержимого. Последняя возможность связана с тем, что размещение кэша на одном кристалле с DRAM делает связи между ними внутренними (реализуемым!! внутри кристалла), а в этом случае разрядность шин может быть большой и обмен может производиться большими блоками данных. Например, в CORAM фирмы Ramtron применена 2048-разрядная шина для обновления содержимого кэша.

Как синоним обозначения CDRAM инотда используется обозначение EDRAM (Enhanced DRAM). Кэширование, как и всегда, эффективно при выполнении программ, для которых промахи относительно кэша достаточно редки.

§ 4.9. Регенерация данных в динамических запоминающих устройствах

Во избежание потери информации динамические ЗУ нуждаются в постоянной регенерации. Без обновления информация в виде зарядов конденсаторов может сохраняться только в течение нескольких миллисекунд (в соире-иенных ИС это интервал от I до 15 мс).

Традиционным режимом регенерации является режим строчной регенерации путем осуществления циклов чтения по всем строкам матрицы ЗЭ При этом процесс не сопровождается вьщачей данных на выходные буферы, а целиком проходтгг внутри ЗУ. Используются только адреса строк, а адреса столбцов не требуются.

Если длительность цикла чтения tcy, а число строк матрицы ЗУ Ь р. то на регенерацию данных потребуется время tpr = tcvNcTp- Относительные потери Бремени на регенерацию составят величину

Трсг ~ (tper/Tper)j

ше Трсг - период повторения оператши регенерации.

Например, в ЗУ емкостью 1 Мбит с организацией для которого дли-

тельность цикла чтения равна 100 не, а период регенерации составляет 5 мс, потери времени на регенерацию составят

tper = (100 10--2 /5 1(Г)-100% - 2%

(2 = 1024 - число строк в квадратной матрице, содержащей 1М запоминающих элементов).



Пример структуры контроллера регенерации, управляющего этим процессом, приведен на рис. 4.41. Модуль памяти составлен из одноразрядных микросхем, число которых равно разрядности хранимых в ЗУ слов. Относительно входных сигналов все микросхемы включены параллельно В рабочем режиме модулем управляет процессор, в режиме регенерации - контроллер. В рабочем режиме триггеры Т1 и Т2 сброшены. Нулевое значение выхода Т2 сбрасывает счетчик CTR, блокирует передачу через элемент И-ИЛИ строба RASper и по адресному входу А мультиплексора MUX2 обеспечивает передачу на выход этого мультиплексора адресов от мультиплексора MUX1.

HLDA

Формирователь

HOLD

Задержанный

1 при

регенерации! Безразлично при

cas ras

rm OE Dl

Рис. 4.41. Схема контроллера динамического ОЗУ

При этом модуль памяти получает сигналы RAS и CAS, соответствующие рабочему режиму, адреса А1 и А2 строк и столбцов, выдаваемые процессором в сопровождении стробов RAS и CAS, а также сигналы управления R/W и ОЕ. При записи модулем памяти воспринимаются входные данные DI, при чтении выдаются выходные данные DO. Так реализуется рабочий режим.



Генератор G непрерывно генерирует последовательность импульсов, период повторения которых равен длительности никла чтения ЗУ. Делитель частоты ДЧ понижает частоту импульсов генератора так, что на его выходе период повторения импульсов будет равен периоду регенерации Тре, (составит несколько миллисекунд). Таким образом, с периодом Тре, на выходе ДЧ появляется импульс, что заставляет триггер Т1 принять единичное состояние и инициировать режим регенерации. 1у1иничное значение сигнала HOLD является сигналом запроса на управление памятью со стороны контроллера. Этот сигнал поступает на соответствующий вход процессора. Процессор не может остановиться мгновенно, т, к. для прерывания выполняемой им программы требуются определенные операции. Произведя эти операции, процессор вырабатывает сигнал HLDA, разрешающий переход к операции регенерации ЗУ. Сигнал HLDA устанавливает триггер Т2, в результате чего блокируется передача стробов RAS и CAS на модуль памяти, разрешается передача на вход RASper, вырабатываемого формирователем контроллера, мультиплексор MUX2 переключается на передачу адресов со счетчика CTR на адресный вход ЗУ. Одновременно с этим триггер Т2 снимает сигнал асинхронного сброса со входа R счетчика, и он начинает перебирать ayipeca строк от нулевого до максимального (конкретно в показанной схеме таких адресов 64). Появление импульса переполнения счетчика сбрасывает триггер 11, обозначая этим окончание операции регенерации и снимая сигнал HOLD. В ответ процессор снимает ситал HLDA, после чего очередной импульс генератора сбрасывает Т2, возвращая схему в рабочий режим.

В последнее время разработаны совмещенные контроллеры кэш-памяти и динамических ЗУ. В некоторых ЗУ схемы регенерации данных реализованы на самом кристалле памяти, и от разработчика не требуется специальных Иф по организации этого процесса. Такие ЗУ называют квазистатическими.

§4.10. Заключительные замечания

Архитектуры, технология и схемотехника полупроводниковьк ЗУ постоянно развиваются- Поколения динамических ЗУ сменяются приблизителыю через пять лет. В 1990 г. доминировали ЗУ с емкостью 1 Мбит, сейчас это ЗУ с емкостью 16 Мбит, а в ближайшие годы будут доминировать ЗУ на 64 Мбита.

I Цены на старые DRAM (не имеющие максимальньв для данного времени емкости и быстродействия) составляют в среднем 2 USD за мегабит, цены I на новые ЗУ значительно выше, но имеют тенденцию к быс1рому снижв-I нию. Например, DRAM емкостью 64 Мбита стоила в 1994 г 500 USD а а 1S96 - 200 USD.

1 Производство современных ИС ЗУ требует больших инвестиций длн созла-1 ния новых заводов, составляющих миллиарды USD.



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 [ 81 ] 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176



ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.


Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы
.