Читальный зал -->  Отладка микропроцессорных систем 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 [ 54 ] 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82

гистр сдеига. Входной двоичный лоток от проверяемого узла с помощью сигналов пуска и останова подается в регистр, который синхронизируется сигналом от проверяемой системы. После прекращения двоичного потока осташок, находящийся в .регистре, выводится на индикаторы в виде четырех 16-эзтчнт символов, которые и представляют собой сигнатуру проверяемого узла.

Фирма Hewlett-Packard заменила стандартный набор 16-ричных символоа, чтобы избежать путаницы между цифрой 6 и буквой Ь., и приняла следующие символы:

двоичный ттт.т.лт , ОБЫЧНЫЙ 16-РИЧ-

РОД . ИНДИКАЦИЯ НЫЙ СИМВОЛ

GGGO	.- 0
CG01
0010
€011
Ю101			5<
шн
айоо
1001
1.100
1110
JH1

Большинство изготовителей сигнатурных анализаторов зюльзуется таким же кодированием индицируемых данных, что и ф-ирма Hewlett-Packard.

Такое понятие, как почти правильная сигнатура, не имеет смысла; индицируемый код 006А совершенно не связан с кодом 006С. Сигнатура может быть только правильной или неправильной.

7.6. Вероятность успеха в сигнатурном анализе

Прежде чем вычислять вероятность успешного обнаружения ошибки с помощью сигнатурного анализа, рассмотрим работу более простой последовательной схемы. Схема состоит из 4-разрядного .регистра сдвига и

сумматера по mod 2 и часто называется геиератором последовательности максимальной длины или генератором псевдослучайной последовательности (ГПСП).

Работу регистра сдвига можно описать с помощью олератора задержки D, определяемого соотношгеняем X{t\=DX{t-1). Умножение на D эквивалентно задержке данных на одну единицу времени. Мы рассматриваем только синхронные системы, поэтому все события всегда происходят через регулярные временные ин-вер-вашы. В вычислительной системе этот интервал определяется системной синхронизацией.

В схеме на рис. 7.9 входные данные в регистр представляют собой сумму по mod 2 собственно входных данных и кодов из регистра, взятых через один и через четыре периода синхронизации. Выражение обратной связи можно записать в виде DX(t):\-DX{t\+X(t), или, проще, в виде Ввод потока данных в ГПСП

эквивалентен делению потока данных на характеристический полином генератора, который для этой схемы описывается выражением X+X-\-\. Это можно доказать, взяв определенный вход, например 1 ООО ООО ООО ООО ООО, и выполнив деление вручную. Можно убедиться в правильности результата, составив таблицу последовательности состояний по мере поступления данных в регистр. Если предположение справедливо, при обоих способах получится один и тот же результат.

Пусть в начальном состоянии все разряды ГПСП находятся в нулевом состоянии. (Такое состояние недопустимо в автономном ГПСП, который может проходить через 2-1 состояний и не может иметь на всех выходах нули.) Если представить себе схему на рис. 7.9 без внещней входной линии, то при нулевом состоянии всех разрядов на выходе элемента исключающего ИЛИ

Вход

Выход

Рис. 7.9. Четирех.разряйная лишйиая песледовательноствая схема

также будет нуль, и при действии сиЕналов синхронизации регистр просто сдвинет нули. Схема блокируется в таком состоянии и не может выйти из него. В схеме собственно генератора псевдослучайной последовательности необходимы средства первоначальной установки хотя бы одного разряда в логическую 1,. чтобы осуществить автоматический запуск генератора. Однако в нашем случае нулевое начальное состояние допустимо, так как на внутренние последовательности регистра будет воздействовать входная последовательность. Если входная последовательность состоит из логических О, регистр будет оставаться в нулевом состоянии.

ТАКТ

О .

Q4 Qb Qa Qi

0000 0001 ООП 0111 1111 1110 1101 1010 0101 1011

1100 1001 0010 0100 1000

СЛЕДУЮЩИЙ . вход в РЕГИСТР

1 1 1 1 о 1 о 1 1 о о 1 о о о 1

СЛЕДУЮЩИЙ

вход

Регистр синхронизируется на 16 входных бит, а его начальное состояние предполагается нулевым. Оно показано в таблице как такт 0; выходы всех 4 триггеров q4- Qi содержат логические О, а первый бит потока данных (логическая 1) является следующим входом. Сумматор по mod 2 на входе суммирует входной бит и состояния Qi и Qi. Если сумма - нечетное число, на выходе сумматора появляется логическая 1. В такте О сложение трех входов дает нечетное число, поэтому на выходе сумматора появляется логическая 1; она показана в таблице как следующий вход в регцстр,

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 [ 54 ] 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82

ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.

Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы.