(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> База цифровых устройств туации с источниками, не имеющими преимуществ друг перед другом. За-прапшвающее обслуживания устройство будет ждать в худшем случае до того, как 7 других источников будут обслужены по одному разу. Работу с круговым приоритетом можно иллюстрировать примером (рис. 6.16), в котором регистр запросов вначале содержит 6-й и 4-й запросы, т. е. наивыс-ишй приоритет имеет 4-й запрос, который и будет обслужен. После обслуживания приоритетность входов изменяется как бы вращением кольца, причем номер 7 с низшим приоритетом становится на 4-ю позицию только что обслуженного запроса. Позицию низшего приоритета называют дном приоритетного кольца. В этих терминах работу с круговым (циклическим) приоритетом можно выразить так: после обслуживания дно приоритетного кольца устанашшвастся на позицию обслуженного запроса. IR, \Rg IR5 IR, IR3 IR; JR, IR Входы запросов Наличие запросов Уровни приоритета
Наличие запросов Уровни приоритета Рис. 6.16. Пример обслуживания запросов прерывания с круговым приоритетом Кроме рассмотренного, имеется также режим адресуемого циклического приоритета, при котором дно кольца после обслуживания ставится в любое положение, определяемое программно, а не устанавливается автоматически на позицию обслуженного запроса. Контроллерами реализуется маскирование запросов, когда запрещается их восприятие с помощью соответствующих битов регистра маски. При этом могут быть реализованы разные ситуации. Обычная ситуация состоит в том, что маскирование какого-либо запроса ведет и к маскированию других запросов с меньшими приоритетами. Специальное маскирование заключается в блокировании восприятия только одного входа запросов при отсутствии маскирования младщих по приоритету. После снятия маски обслуживание запросов становится возможным. В связи с разными дисциплинами приоритетности и видами маскирования процесс прерывания может завершаться в одном из нескольких вариантов Включение контроллера прерываний в систему показано на рис 6.17. Контроллер принимает запросы от внешних устройств, определяет, какой из незамаскированных запросов имеет наивысший приоритет, сравнивает его с приоритетом текущей программы и при соответствующих условиях вьщает запрос прерывания 1NT для МП. После подтверждения запроса МП должен получить от контроллера информацию, которая укажет на подпрограмму, соответствующую данному ВУ. т. е. вектор прерывания. JSl. Рис. 6.17. Схема включения контроллера прерываний в микропроцессорную систему Структура ПКП Структура ПКП 1шс 8259А представлена на рис. 6.18. В английской терминологии ПКП называют Р1С, т с. Programmable Interrupt Controller. TnTa \ - CS - cas, < cas, -casjj 1 sp(en)< Внутренняя ШД Буфер UiD -4 упрв& - пемир чт/зп схема каскадирования
регистр масок imr Рис. 6.18. Структура программируемою контроллера прерываний Запросы прерываний от ВУ поступают на регистр запросов 1RR, сохраняющий запросы до их принятия на обслуживание. Биты регистра 1RR сопоставляются с битами регистра масок IMR (Interrupt Mask Register). Биты регистра масок действуют также на работу схемы определения приоритетов и регистр обслуживания ISR, так что маскирование может быть осуществлено не только на стадии приема запросов, но и на более поздних стадиях их обработки. Если приоритет запроса выше текущего приоритета, то при вложенных прерываниях формируется сигнал INT для пропрссора. При поступлении от пропес-сора сигнала подтверждения прерьшания ГМТЛ принятый запрос переходит в регистр обслуживания ISR (Interrupt Servicing Register) и сбрасывается в регистре запросов IRR. Установка бита ISR запрещает прерывания от всех других запросов с меньшими приоритетами. Подпрограмма обслуживания прерывания завершается сбросом бита регистра ISR. Можно также обслуживать прерывания по результатам опроса источников запросов, когда сигнал 1NT не используется, и процессор сам производит поочередный опрос входов, начиная со старшего по приоритету. Обнаружение запроса ведет к его обслуживанию с переходом на соответствующую подпрограмму. Буфер ШД восьмиразрядный, двунаправленный, с третьим состоянием. При программировании контроллера через него передаются управляющие слова, и считывается состояние регистров, а также код запроса, выработавшего сигнал INT. При обслуживании прерывания по сигналу INTA через буфер ШД в щину данных системы вьщается трехбайтная команда вызова подпрограммы CALL. Смысл сигналов RD, WR и CS, ясен (совпадает со смыслом этих сигналов в описанных выше устройствах). Сигнал INTA поступает от процессора в виде трех последовательных импульсов, для вьщачи контроллером кода команды CALL, младшего байта адреса начала подпрограммы и старшего байта этого адреса. Первый импульс INTA сбрасывает запрос в соответствующем бите 1RR. Сигналы IR0...IR7- входы запросов прерывания (Interrupt Requests), Ар- младщий разряд адреса, показывает, к какому регистру управляющих слов (УСИ или УСО) обращается процессор. Сигналы CAS2-0 связаны с работой контроллера в групповой схеме, образуют выходную шину для ведущего контроллера и входную для ведомых. Сигнал SP (EN) двухфункциональ-ный, как SP он определяет, является ли контроллер ведущим или ведомым в групповой схеме, как EN используется в так называемом буферизованном режиме для разрешения выхода на шину системы, т. е. для управления аы-ходными буферами участников обмена.
ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||