Читальный зал -->  База цифровых устройств 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 [ 26 ] 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176

которые имеют разветвленную классификацию. Вьшеляя главные варианты, остановимся на следующих типах сумматоров:

□ одноразря;гный сумматор,

П сумматор для последовательных операндов;

П сумматор для параллельных операндов с последовательным переносом;

□ сумматор для параллельных операндов с параллельным переносом:

□ сумматор групповой структуры с цепным переносом;

□ сумматор групповой структуры с параллельным межгрупповым переносом;

□ сумматор с условным переносом; О накапливающий сумматор.

Наряду с сумматорами могут быть реализованы вь[чцтатели, однако это почти никогда не делается, поскольку вычитание выполняется через сложение с применением дополнительных либо обратных кодов

Одноразрядный сумматор

Одноразрядный сумматор имеет три входа (два слатаемых и перенос из предьщущего разряда) и два выхода (суммы и переноса в следующий разряд). ТаблиЕШ истинности одноразрядного сумматора имеет следующий вид (табл. 2.12).

Аналитические выражения функций суммы и переноса (сигнал переноса обозначен через С от английского carry) имеют вид

Таблица 2.12

Si= aibjCi ,VaibiCi ,VaibiCi ,VaibiCi Cj = ajbiVaiCi ,\/biCi ,. В базисе Шеффера функции Sj и Cj выражаются следующим образом:

Sj = aibft -a,biCi i-aibiCi i аЬ,.

Непосредственное воспроизведение полученньш формул на элементах двухступенчатой логики И-ИЛИ-НЕ приводит к применению элемента 2-2-2И-ИЛИ-НЕ для выработки сигнала переноса Ci и элемента 3-3-3-ЗИ-ИЛИ-НЕ для сигнала суммы S,. Такое решение используется в некоторых сериях микросхем, но более популярно рещение, приводящее к некоторому сокращению аппаратной сложности схемы при сохранении минимальной задержки по цепи переноса. Идея этого решения состоит в использовании полученного уже значения Ci в качестве вспомогательного аргумента при вычислении Si

&

&

- в, SM

- а, SM

Si -

с, -

Рис. 2.24. Схема (а), условные обозначения (б, в, г) и пути распространения сигналов одноразрядного сумматора (д)

Из табл. 2.12 видно, что во всех строчках, кроме первой и последней. Sj = С, Чтобы сделать формулу справедливой также в первой и последней строчках, нужно убрать единицу в строчке нулевых входных величин и добавшь единиц\ в строчку единичных входных величин, что приводит к соотношению

Si=Ci(aiVbiVCb,)VaM-l Схема сумматора, построенного по этому соотношению, показана на рис. 2.24, а.

Из табл. 2.12 видно, что и функция суммы, и функция переноса обладают свойством самодвойственности: при инвертировании всех аргументов инвертируется и значение функции, т. е.

SOC)=SC)O.CPO = CPC).

Условное обозначение одноразрядного сумматора показано на рис. 2.24, б. Для варианта с выработкой инвертированных значений суммы и переноса на основании свойства самодвойственности можно пользоваться двумя вариантами обозначений для одной и той же схемы (рис. 2.24, в, г)

Быстродействие одноразрядного сумматора оценивается задержками по шести трактам распространения сигналов: от первого слагаемого до выхода суммы, от первого слагаемого до выхода переноса, от второго слагаемого до тех же выходов и от входа переноса до выхода переноса, от входа переноса до выхода суммы (рис. 2.24, д). Так как тракты от обоих слагаемых обычно одинаковы, остаются четыре задержки, отмеченные надписями tj., t,. и t на рис. 2.24, д.

На рис. 2.25 показана схема сумматора, входящая в библиотеку схемных решений семейства СБИС FLEX8000 фирмы Altera.

щ ь,-

12ЙТ

&
&

Рис. 2.25. Схема одноразрядного сумматора из библиотеки схемных рашений для СБИС FLEX 8000

Последовательный сумматор

Сумматор для последовательных операндов содержит всего один одноразрядный сумматор, обрабатывающий поочередно разряд за разрядом, начиная с младшего. Сложив младшие разряды, одноразрядный сумматор вырабатывает сумму для младнюго разряда результата и перенос, который запоминается на один такт. В следующем такте складываются вновь поступившие разряды слагаемых а, и Ь с переносом из младшего разряда и т. д. Схема сумматора последовательных операндов (рис. 2.26, я), помимо сумматора, содержит сдвигающие регистры слагаемых и суммы, а также триггер запоминания переноса. Регистры и триггер тактируются синхроимпульсами СИ.

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 [ 26 ] 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176

ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.

Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы.