Звоните! 
 (926)274-88-54 
 Бесплатная доставка. 
 Бесплатная сборка. 
Ассортимент тканей

График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
Читальный зал -->  База цифровых устройств 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 [ 147 ] 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176

Логические входы


Двунаправленный выход

Вход

Схема управления

тактирования

Вход

От предыдущей

D Q С 1

К следующей

D Q

С 2

Выход

Сдвиг Захват

ОБновлвние

Рис. 8.24. Структура аппврвтных средств интерфейсе JTAG (а) и схема ячейки периферийного сканирования (б)

Проверка работы самих микросхем состоит в задании для них входного воз-цействия и наблюдения за полуюнным результатом, проверка исправности монтажа микросхем на плате осушествляется, напр тмер, при взаимодействии двух микросхем, имеющих JTAG интерфейс. В этом случае тестирующая информация вводится в выходные ячейки одной микросхемы, а затем



442 ф1фровая схемотехшка

переписывается во входные ячейки другой. При исправности всех межсоединений принятая информация идентична введенной.

Порт тестирования ПТ (ТАР, Test Access Port) - это 4 (иногда 5) специально выделенных выводов микросхемы. Функциональное назначение этих линий:

TDI (вход тестовых данных) - вход последовательных данных периферийного сканирования. Комвнды и данные вдвигаются е микросхему с этого вывода по переднему фронту сигнала ТСК;

ТОО (выход тестовых данных) - выход последовательных данных. Команды и данные выдвигаются из микросхемы с этого вывода по заднему фронту сигнала ТСК:

тек (вход тестового тактирования) - тактирует работу встроенного автомата управления периферийным сканированием. Максимальная частота сканирования периферийных ячеек равна 8 МГц,

TMS (вход управления тестированием) - обеспечивает выбор режима тестирования.

В некоторых случаях к перечисленным сигналам добавляется сигнал TRST для инициализации порта тестирования, что необязательно, т. к. инициализация возможна путем подачи соответствующей последовательности сигналов на входТМБ.

Работа средств обеспечения интерфейса JTAG подчиняется сигналам автомата управления, встроенного в микросхему. Состояния автомата определяются сигналами TDI и TMS порта тестирования. Определенное сочетание сигналов TMS и ТСК обеспечивает ввод команды для автомата и ее исполнение

Порядок операций при периферийном сканировании: загрузка кода команды, загрузка данных, исполнение команды, считывание результата. Подробнее о работе средств управления интерфейсом JTAG говорится, например, в работе [30].

С помошью расширения возможностей интер( сйса JTAG можно производить также реконфигурацию микросхем непосредственно в системе, без извлечения микросхем из устройства.

Программирование в системе

Реконфигурации (программирование) в системе - одно важнейших лос тоинств СБИС ПЛ, позволяющее легко производить изменения в логике их работы. Потребности в изменениях возникают как для устранения не выявленных при первоначальном тестировании ошибок, так и при модериизашш системы (Upgrade). Свойство программируемости непосредственно в системе обозначается аббревиатурой ISP (In System Programmable).

Создание хорошо приспособленной к программированию в системе БИС/СБИС предъявляет определенные требования к ее архитектуре и программному обеспечению средств проектирования. Задача изменения функционирования БИС/СБИС легче решается при использовании в ней мелкозернистых логических блоков {см. §8.2), наличии схем разделения



термов в CPLD. управлений инверсиями, гибких вариантов установок и тактирования триггеров и т. д.

Возможности программирования в системе растут, если при проектировании часть функциональных возможностей СБИС ПЛ оставлять свободной, имея в виду упрощение изменений проекта в будущем. При этом рекомендуется иметь запас по скорости, фyнкцuonaJшым возможностям и ресурсам межсоединений Если первоначальным вариантом проекта заняты более 90% емкости микросхемы и скорость ее работы близка к пределу, то для облегчения последующих изменений целесообразно подумать о применении больщей !!о уровню интеграции или более быстродействующей микросхемы, поскольку ожидать успешмоиэ апгрейда без запасов ресурсов рискованно.

Следует иметь в вицу, что при реконфигурации в системе должно сохраняться назначение внешних выводов, поскольку иначе потребуется изменить монтаж печатных плат.

Требования к числу допустимых для микросхемы циклов репрограммирования

Эти требования зависят от решаемых задач. Для отработки прототипа, работа которого в дальнейшем будет неизменной, достаточным может быть число циклов репрограммирования порядка нескольких десятков, что обеспечивается даже схемами с УФ-стиранием данных. Для многих других приме-иетш число допустимых циклов репрофаммирования должно быть сушественно большим или даже практически неограниченным.

Настройка микросхем программируемой логики

Настройка на требуемый алгоритм функционирования производится с помошью программаторов (например, для PLD) либо непосредствешю в системе, что рассмотрено выше. Последнее характерно для СБИС ПЛ с триггерной памятью конфигурации.

Средства конфигурирования СБИС ПЛ с триггерной теневой памятью позволяют загружать ее от внешней памяти различными способами. Данные для конфигурирования мотут поступать от разных источников (компьютера, ПЗУ, других СБИС ПЛ), форма их представления может быть последовательной или параллельной, роль конфигурируемой СБИС может быть активной или пассивной. В результате возникают несколько возможных режимов конфигурирования

СБИС ПЛ. имеющие интерфейс JTAG, мотут конфигурироваться с его использованием (расширенный интерфейс JTAG).

Для иллюстрации общих положений, касающихся конфигурирования СБИС ПЛ, рассмотрим несколько подробнее режимы конфигурирования на примере FPGA семейства ХС4000 [ЗО].

Микросхемы семейства ХС4000 используют по несколько сотен битов конфигурации на каждый логический блок и ею межсоединения. Каждый бит



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 [ 147 ] 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176



ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.


Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы
.