(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Полупроводниковая схемотехнология младший разряд не подается на корректирующую схему, то с помощью одной ИС можно преобразовать 6-разрядное двоичное число, а для 8-разрядного числа нужны три таких ИС. Преобразование двоично-десятичного кода в двоичный Во многих случаях двоично-десятичный код можно достаточно просто получить непосредственно, например с помощью двоично-десятичных счетчиков. Как будет показано ниже, в двоично-десятичном коде также можно вьшолнять многие вычислительные операции. Однако в некоторых случаях необходимо все же провести преобразование его в двоичный код. Это можно сделать путем последовательного деления числа на 2. Для этого десятичное число делится на 2. Если оно нечетное, то в остатке получится 1, т.е. в разряде 2° записывается 1. Затем частное от деления еще раз делится на 2, и, если остаток равен нулю, в разряде 2* записывается 0. Если остаток равен 1, то в этом, разряде записывается 1. Аналогично получают и более старшие разряды двоичного числа. Деление двоично-десятичного числа на 2 очень просто можно провести путем сдвига впра- во на один разряд, так как отдельные цифры уже представлены в двоичном коде. Самый правый бит, выдвинутый из двоично-десятичной разрядной сетки, и является искомым значением разряда. Но если при сдвиге единица пересекает границу между декадами, то возникает ошибка: при переходе от десятков к единицам значение разряда должно уменьшиться наполовину-от десяти до пяти. Однако в случае двоичного числа эта величина становится равной восьми. Поэтому, для коррекции нужно вычесть 3. Из этого вытекает следующее правило коррекции: если старший разряд в декаде равен единице, то необходимо данную декаду уменьшить на три. Таким образом можно непосредственно составить таблицу переключений для корректирующего элемента 19.4. Процесс преобразования заканчивается, если все двоично-десятичное число будет выдвинуто из разрядной сетки. На рис. 19.8 приведена комбинационная схема для преобразования 272-разрядного двоично-десятичного числа. Здесь, так же как и в схеме на рис. 19.6, сдвиг двоично-десятичных разрядов достигается путем соответствующего соединения одинаковых комбинационных схем. Чтобы наглядно продемонстрировать структуру этой Таблица 19.4 Таблица переключений корректирующего элемента для преобразования двоично-десятичного кода в двоичный Десятичный знак хи хг XI I М I 1111 л /3 уг У\ 2 3 4 5 7 8 9 10 11 12 13 14 15 Вход X, X, X. Выход У* Уз Уг У1 функция X X X X X X X X Х-3 Х-3 х-3 х-3 х-3 х-3 х-3 Сотни Десятки единицы 2 1 8 s 4 s г i 1 0 0 0 0 110 0 0 ООО в I 1 о 0 0 0 0 I о о I I 1.ХЛЗ □г 1 [1 о о о\ [FT о о о о I о Г---! I----f1 \ о о t\ I 11 iJg I g ----1----1IJ о I l II 11 0 1 j / 0 1 0 1 J r-r-T J T 0 0 110 110 10 Рис. 19.8. Преобразование двоично-десятичного кода в двоичный с помощью комбинационной схемы. Приведенные значения соответствуют преобразованию числа 218. схемы, на рис. 19.8 изображены все три корректирующих элемента для каждой ступени кодопреобразователя. В действительности если старший разряд корректирующего элемента не используется, то, согласно табл. 19.4, коррекция не нужна и данный элемент можно исключить. На рис. 19.8 такие элементы изображены пунктирной линией. <Два1шо- Уб Уа Уз Уг У1 Рис. 19.9. Структура интегральной микросхемы для преобразования двоично-десятичного кода в двоичный. Корректирующие схемы составляются из отдельных секций, содержапщх по два элемента (рис. 19.9). Каждая секция представляет собой одну интегральную микросхему ПЗУ на 32 байта, программируемую изготовителем. Такая микросхема (типа SN 74184) имеет пять входов и пять выходов. 19.1.3. КОД ГРЕЯ Во многих случаях необходим числовой код, построенный таким образом, чтобы при переходе от одного числа к следующему изменялся всегда только один двоичный разряд. Этим свойством, в противоположность всем рассмотренным ранее кодам, обладает код Грея. На рис. 19.10 он сопоставлен с двоичным ко- Десятичныи код 2 3 4 5 б 7 8 9 10 11 12 13 14 15 Рис. 19.10. Сравнение кода Грея с двоичным. Двоичный код Код Грея 100 101 по 111 1000 1001 1010 1011 1100 1101 1110 1111 1 Запись 1 в стар- 11 ший разряд Ift Zanucb 1 встар- 110 ший разряд 100 Запись 1 в 1100 старший разряд 1101 1111 1110 1010 1011 1001 1000 Запись 1 5 ...<*4 <Jj ...g. g3 gj g, ДОМ. Для его получения следует при переходе к следующему по старшинству разряду числа оставить без изменения все младшие разряды и приписать спереди единицу. При этом количество записанных нулей не должно увеличиваться. Код Грея не позволяет вьшолнять арифметические операции. Поэтому его используют только в тех случаях, когда это дает существенные преимущества, и после этого снова переходят к двоичному коду. Как можно видеть из рис. 19.10, для преобразования двоичного кода в код Грея можно использовать следующие операции: gi = rfiS 2, g2 = dd3. или в общем виде Qi = ddi+ 1. Для старшего разряда g, iV-разрядцого числа эта операция упрощается, поскольку N +1 = О- В данном случае Эта зависимость следует также и из рис. 19.10. Таким образом, для преобразо- г-О, 34 9з 92 Рис, 19.11. Преобразование двоичного кода в код Грея. 9з-9г 9i Рис. 19.12. Преобразование кода Грея в двоичный. вания iV-разрядного двоичного числа требуется JV - 1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, включенных согласно рис. 19.11. Преобразование кода Грея в двоичный также производится с помощью элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Однако оно выглядит несколько сложнее. Для iV-разряд-ного числа dN = qn di=gN®9n-i®9n~2-®9i при i<N. Простейшая реализация этого выражения возможна с помощью последовательного соединения элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, как показано на рис. 19.12. Так же как и ранее, здесь используются N - \ элементов. Правда, в этом случае время задержки схемы значительно больше. Для младшего разряда оно составляет (N -- l)-tp<,. Поэтому в случае многоразрядных чисел целесообразно, насколько возможно, выполнять необходимые логические операции параллельно. Для этого следует входы схемы подключить попарно к элементам ИСКЛЮЧАЮЩЕЕ ИЛИ, а их выходы также попарно соединить с входами следующих элементов. 19.2. МУЛЬТИПЛЕКСОР И ДЕМУЛЬТИПЛЕКСОР Во многих случаях возникает необходимость последовательного опроса логических состояний большого числа переменных и передачи их на один выход. Для этой цели служит мультиплексор (коллектор), представленный на рис. 19.13. В зависимости от состояния входов адреса Оо и Ul выход мультиплексора у соединяется с одним из его информационных входов Xo-i-Хз. Схема построена таким образом, что с выходом соединяется именно тот вход, индекс которого равен двоичному числу, определяемому переменными ао и aj. Непосредственно из рис. 19.13 следует, что у = аЯоХо -1- (JiaoXj -I- аах + ааХу
ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |