(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation 1/4 74x86 АО-X 3 A3 \\ \ ii DIFF3 А1-%,б DIFF1 Т DF01 L 74x00 DF23 L -DIFF Рис. 5.78. Компараторы на основе ИС 74x86; (а) 1 -разрядный компаратор; (Ь) 4-разрядный компаратор 5.9.2. Итерационные схемы Итерационная схема (iterative circuit) представляет собой специальный тип комбинационной схемы, структура которой показана на рис. 5.79. Схема состоит из п идентичных модулей, каждый из которых имеет как первичные входы и выходы (primary inputs and outputs), так и междукаскадные входы и выходы (cascading inputs and outputs) В большинстве итерационных схем у крайнего левого модуля имеются отдельные входы, называемые граничными входами (boundary inputs) и на них подаются фиксированные логические значения. Специально выделенные выходы крайнего правого модуля называются граничными выходами (boundary outputs), и обычно сигналы на этих выходах несут важную информацию. итерационный компаратор Рассмотренные в разделе 5.9.1 и-разрядные компараторы можно было бы назвать параллельными компараторами, потому что в них одновременно анализируется каждая пара входных битов и 1-разрядные результаты сравнения параллельно поступают на и-входовую схему ИЛИ или И. Можно также создать итерационный компаратор , где сравнение производится поочередно в каждом разряде; в таком компараторе на разряд приходится небольшое фиксированное число логических элементов Прежде чем браться за реализацию итерационного компаратора, следует разобраться в общем понятии итерационные схемы , о которых идет речь в разделе 5.9 2. ный компаратор, как показано на рис. 5.78(b). Сигнал на выходе DIFF появляется в том случае, когда хотя бы в одном разряде значения входных сигналов различны. При наличии в достаточном количестве схем ИСКЛЮЧАЮЩЕЕ ИЛИ и вентилей ИЛИ с большим числом входов можно строить компараторы с любым числом входов. (Ь) 74x86 АО-Ц. 3 DIFFO междукаскадный вход первичные входы междукаскацный выход граничные входы граничные выходы первичные выходы Рис. 5.79. Общая структура итерационной комбинационной схемы. Итерационные схемы очень хорошо подходят для задач, которые можно решать применяя простой итерационный алгоритм: 1. Устанавливаем начальное значение и = 0. 2. Используем С и Р/ для определения значений РО и С . 3. Увеличиваем значение / на 1. 4. Если / < и, то переходим к шагу 2. В итерационной схеме цикл, состоящий из шагов 2-4, распараллелен путем выполнения шага 2 для каждого значения / отдельной комбинационной схемой. Примерами итерационных схем могут служить компараторы, рассматриваемые в следующем разделе, а также сумматор со сквозным переносом, приведенный в разделе 5.10.2.4-разрядный компаратор 74x85 и 4-разрядный сумматор 74x283 являются примерами СИС, которые можно использовать в качестве отдельных модулей в большой итерационной схеме. В параграфе 8.6 мы рассмотрим связь между итерационными схемами и соответствующими последовательностными схемами, которые реализуют описанный выше алгоритм по шагам, выполняемым в последовательные моменты времени. 5.9.3. Итерационная схема компаратора Две и-разрядные величины Х и У можно сравнивать поочередно в каждом разряде, используя на каждом шаге единственный бит ЕО для слежения за тем, что до данного шага включительно во всех парах биты были одинаковы: 1. Устанавливаем ЕО = 1 и / = 0. 2. Если EQ=\k значениях и Y, одинаковы, то устанавливаем EQj = 1. В противном случае устанавливаем EQj = 0. 3. Увеличиваем значение / на 1. 4. Если / < и, то переходим к шагу 2. На рис. 5.80 приведена соответствующая итерационная схема. Заметьте, что в этой схеме нет никаких первичных выходов; нас интересует только граничный выход. У других итерационных схем, например, у сумматора со сквозньем переносом, который будет рассмотрен в разделе 5.10.2, имеются первичные выходы, и значения сигналов на этих выходах существенны. X(N-1) Y(N-1)
EQICb Рис. 5.80. Схема итерационного компаратора: (а) одноразрядный модуль, (Ь) полная схема Имея возможность выбирать между итерационной схемой компаратора, рассмотренной в этом разделе, и одним из параллельных компараторов, приведенных ранее, вы, вероятно, отдадите предпочтение параллельному компаратору. Итерационный компаратор, возможно, позволит немного сэкономить в стоимости; но он очень медленный, потому что при последовательном включении модулей сигналам требуется время, чтобы распространиться от крайнего левого модуля до крайнего правого. Более перспективными с точки зрения использования в практических разработках являются итерационные схемы, в которых на каждом шаге обрабатывается большее число битов, для чего в качестве модулей применяются, например, 4-разрядные компараторы 74x85 или 4-разрядные сумматоры 74x283. 5.9.4. Стандартные компараторы в интегральном исполнении Область применения компараторов настолько широка, что для серийного производства было разработано несколько СИС, являющихся компараторами. На рис. 5.81 дано условное обозначение 4-разрядного компаратора 74x85. У него есть выходы больше (AGTBOUT), меньше (ALTBOUT) и равно (AEQBOUT). У ИС 85 имеются также входы для каскадного включения (cascading inputs) (AGTBIN, ALTBIN, AEQBIN) для объединения нескольких таких ИС с целью создания компаратора с числом разрядов больше четырех. Сигналы на межкаскадных входах и выходах являются словами кода 1 из 3 , так как при нормальной работе только на одном входе и на одном выходе должен присутствовать сигнал с активным уровнем. ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |