(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation S =х. Значительные сложности появляются при попытке представить с через Xq-x J, Уо-у, , и с; реальные неприятности возникают в связи с ростом числа схем ИСКЛЮЧАКЭЩЕЕ ИЛИ. Однако, если мы хотим предотвратить увеличение числа этих схем, то можно, по крайней мере, упростить логику формирования с, используя идеи ускоренного переноса (carry lookahead), рассматриваемые в этом разделе. На рис. 5.89 продемонстрирована основная идея. В блоке, названном Логическая схема ускоренного переноса , значение с вычисляется по правилам, предусматривающим небольшое, фиксированное число логических уровней при любом разумном значении Для схемы ускоренного переноса ключевыми являются следующие два определения: Говорят, что при заданной комбинации сигналов на входахх ку в i-u каскаде суииатора генерируется сигнал переноса (carry generate), если в этом каскаде вырабатывается 1 на выходе переноса (с,= 1) независимо от значений входных сигналов Уц-у,.) и с. Говорят, что при заданной комбинации сигналов на входах д: и у в /-м каскаде сумматора происходит передача сигнала переноса (carry propagate), если в этом каскаде вырабатывается 1 на выходе переноса (с = 1) в присутствии такой комбинации на входах х-х j, Уц-У , и с, которая вызывает появление 1 на входе переноса данного каскада (с = 1). ч у, 1 Уо Со Схема ускоренного переноса Рис. 5.89. Структура одного каскада сум м а-торасускоренным переносом В соответствии с этими определениями можно записать логические равенства для сигнала генерации переноса и сигнала передачи переноса р в каждом каскаде сумматора с ускоренным переносом: д, = х - у, Р, = х+у,. Другими словами, на выходе каскада безусловно генерируется перенос, если оба бита слагаемых равны 1, и передается перенос, если хотя бы один из битов слагаемых равен 1. Теперь сигнал на выходе переноса можно выразить через сигналы генерации и передачи переноса: С , = а + р с. Чтобы исключить сквозной перенос, мы для каждого каскада рекурсивно находим значения с и, разнося множители по слагаемым, получаем выражения в виде дху-ровневых функций И-ИЛИ. Используя эту методику, можно найти следующие выражения для сигналов переноса первых четырех каскадов сумматора: 1= 9о + Ро-Со с,- д, + Р,-с, = g,+p,-(go + Po-Co) = g, + p,-go + p,-Po-Co Сз= g + p-c = g2 + P2-(g, + P,-go + PrPo-Co) = g + Pj-g.+p-p.-go + P-P.-Po-Co дз + Рз-Сз = дЗ + Рз-(д2 + Р2-д,+Р2-Р,-9о + Р2-РГРо-Со) = дз + Рз-д2 + Рз-Р2-д, + Рз-Р2-р,-до + Рз-Р2-р,-Ро-Со. Каждое приведенное выражение соответствует схеме, имеющей только три уровня задержки: один уровень связан с образованием сигналов генерации и передачи переноса, а два других-с образованием суммы произведений. В блоках ускоренного переноса каждого каскада (рис. 5.89) сумматора сускоренным переносом {carry lookahead adder) используются трехуровневые выражения типа приведенных выше. Выходной сигнал суммы в каждом разряде формируется путем комбинации бита переноса с битами двух слагаемых данного разряда, как показано на рисунке. В следующем разделе мы рассмотрим некоторые серийно выпускаемые СИС, содержащие сумматоры и арифметическо-логические устройства с ускоренным переносом. *5.10.5. Сумматоры, выполненные в виде ИС средней степени интеграции В 4-разрядном двоичном сумматоре 74x283 применен метод ускоренного переноса, и сигналы суммы и переноса формируются логикой с небольшим числом уровней. На рис. 5.90 дано условное обозначение ИС 74x283. Более ранняя ИС 74x83 идентична схеме 74x283, за исключением нестандартного расположения выводов для подключения напряжения питания и земли. Принципиальная схема сумматора 283, приведенная нарис. 5.91, лишь немногим отличается от обычной схемы с ускоренным переносом, описанной в предыдущем разделе. Прежде всего, слагаемые вместоХиУназываются А и В; но это не самое главное. Второе отличие состоит в том, что этот сумматор вырабатывает сигналы генерации переноса (д/) и передачи переноса (р/) с низким активным уровнем, поскольку инвертирующие схемы обычно обладают большим быстродействием, чем неинвертирующие. Третье отличие является следствием следующего алгебраического преобразования полусуммы: hs,= xey, = X -yZ + x-y, = X, у/ + X X/ + X у, + у/ = (X +У,)-(х + У,) = (X +У,)-(х- у,) = Р, д/ Таким образом, для формирования в каждом разряде значения полусуммы вместо схемы ИСКЛЮЧАЮЩЕЕ ИЛИ можно применять схему И с одним инвертированным входом. 74x283 Рис. 5.90. Традиционное условное обозначение 4-разрядного двоичного сумматора 74x283 Наконец, в микросхеме 283 сигнал переноса вырабатывается с помощью структуры НЕ-ИЛ И-И (эквивалентной, согласно теореме Де Моргана, структуре И-ИЛИ-НЕ), которая вносит примерно такую же задержку, как один инвертирующий КМОП-или ТТЛ-вентиль. Этот факт требует некоторого объяснения, так как выражения для сигнала переноса, которые мы получили в предыдущем разделе, используются здесь в слегка измененном виде. В частности, в выражении для с слагаемое заменено на р, д,. Это не влияет на значение сигнала переноса, так как р всегда равняется 1, когда д = 1. Но это позволяет следующим образом разложить выражение для с 1 на множители: D с = Р,-(д,+с). Это приводит к следующим соотношениям для сигналов переноса, которые и реализуются в данной схеме: с, =Ро-(до + Со) = p,-(g, + Po-(go+Co)) = Р2 = Р2 = Рз .-Po)-(gi+go+Co) (g, + i {Q2+C2) (g2 + P,-(9,+Po)-(9,+go + Co)) (g2+P,)-(g2+g, + Po)-(g2+g,+go+s) (93 + C3) = Рз (дз + Р2 (92 + Pi) (92 + g, + Pq) (92 + 9, + go + Cq)) = Рз-(9з+Р2)(9з+92+Р,)-(д, + д2 + д1 + Ро)-(д + д2+9, + до+Со)- ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |