Звоните! 
 (926)274-88-54 
 Бесплатная доставка. 
 Бесплатная сборка. 
Ассортимент тканей

График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
Читальный зал -->  Программные средства foundation 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 [ 174 ] 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359

74x139

EN L-

ASRCO ASRC1

4D

BSRCO BSRC1

1G 1Y0 С>-1Y1 О

1А IB

1Y2 С> 1Y3 О

2G 2Y0 С> 2Y1 С> 2Y2 О 2Y3 О

2А 2В

4 SELP L

1-разрядная линия колле1ггивного пользования

5 SELQ L

6 SELR L

7 SELS L

12 SELT L

11 SELU L

10 SELV L

9 SELW L

РИС.Х5.21.

SDATA

5.25. Используя информацию о микросхемах серии 74LS из табл. 5.2 и 5.3, определите максимальную задержку распространения сигнала от шины DU до шины DC в приведенной на рис. 5.77 схеме, исправляющей ошибки. Можно воспользоваться методом анализа в худшем случае .

5.26. Повторите упражнение 5.25, используя микросхемы серии 74НСТ.

5.27. Воспользовавшись соотношениями, приведенными в разделе 5.9.4, запишите полное логическое выражение для выхода ALTBOUT микросхемы 74x85.

5.28. Запишите алгебраическое выражение для третьего бита суммы Sg двоичного сумматора, как функцию сигналов на входах Хд, х Xj, Уд, у, и yg. Предположите, что = О, и не пытайтесь разнести множитель по слагаемым или минимизировать это выражение.

5.29. Исходя из принципиальной схемы ИС 74x682, запишите логическое выражение для сигнала на выходе PGTQL в зависимости от сигналов на ее входах.

5.30.Используя информацию о микросхемах серии 74LS из табл. 5.3, определите максимальную задержку распространения от любого входа до любого выхода в 16-разрядном сумматоре с фупповым сквозным переносом, изображенном на рис. 5.92. Можно воспользоваться методом анализа в худшем случае .



Задачи

5.31. Возможно следующее определение логической схемы BUT (задача 4.50): Y1 = 1, если А1 и В1 равны 1, но при этом либо А2, либо В2 равно 0; Y2 определяется симметрично . Запишите таблицу истинности и найдите минимальные выражения вида сумма произведений для выходов схемы BUT. Нарисуйте принципиальную схему в виде структуры И-НЕ-И-НЕ, реализующей эти выражения, считая, что имеются только неинвертированные входные сигналы. Вы можете использовать микросхемы 74x00, 04, 10, 20 и 30.

5.32. Изобразите на уровне вентилей логическую схему BUT из задачи 5.31, в которой использовалось бы минимальное число транзисторов при ее реализации по КМОП-технологии. Можно воспользоваться схемами 74x00, 02, 04, 10, 20 и 30. Запишите выражения для сигналов на выходах (которые не обязательно должны быть двухуровневыми суммами произведений) и нарисуйте принципиальную схему.

5.33. Для каждой из схем в двух предыдущих задачах вычислите задержку от входа до выхода в наихудшем случае, используя значения задержек для микросхем серии 74НСТ из табл. 5.2. Сравните стоимость (число транзисторов), быстродействие и нагрузку со стороны входов этих двух схем. Какая из них лучше?

5.34. Осуществите батифшацию (butification) функции f=I.y(3,l,UA2,U,\4). Другими словами, покажите, как реализовать функцию Fc помощью одной логической схемы BUT из задачи 5.31 и одного 2-входового вентиля ИЛИ.

5.35. Предположим, что дешифратор 74LS13 8 включен так, что на все входы разрешения подан сигнал активного уровня, а С В А = 101. Используя информацию из табл. 5.3 и внутреннюю логическую структуру микросхемы 138, определите задержку распространения сигнала от входа до всех соответствующих выходов при каждом возможном изменении сигнала на одном из входов. (Указание: Всего имеется девять значений задержек, так как изменение сигналов на входах А, В или С влияет на значения сигналов на двух выходах, а изменение сигнала на любом из трех входов разрешения проявляется в значении сигнала на одном выходе.)

5.36. Предположим, что вас просят разработать новый компонент - десятичный дешифратор, оптимизированный для приложений, в которых ожидается появление только десятичных входных комбинаций. На сколько можно уменьшить стоимость такого дешифратора по сравнению с простым дешифратором 4х 16 с шестью удаленными выходами? Запишите логические выражения для всех десяти выходов минимизированного дешифратора, предполагая, что активным является высокий уровень входных и выходных сигналов и отсутствуют входы разрешения.

5.37. Сколько потребовалось бы карт Карно для решения задачи 5.36 согласно формальной процедуре минимизации схем со многими выходами, описанной в разделе 4.3.8?




5.41.Взяв за основу программу на языке ABEL, приведенную в табл. 5.22, напишите программу для семисегментного дешифратора со следующими усовершенствованиями:

Все выходные сигналы имеют низкий активный уровень.

Введены два новых входа ENHEX и ERRDET, управляющих декодированием сегментных выходов.

Если ENHEX = О, то сигналы на выходах соответствуют сигналам микросхемы 74x49.

Если ENHEX = 1, то цифры б и 9 изображаются так, как показано на рис. Х5.40, а сигналы на выходах для цифр A-F зависят от значения ERRDET.

Если ENHEX = 1 и ERRDET = О, то входным комбинациям A-F соответствуют изображения букв от А до F, как в исходной программе.

Если ENHEX= 1 и ERRDET = 1, то при подаче на входы комбинаций A-F изображения имеют вид буквы S.

5.42.0ДИН известный разработчик логических схем решил оставить преподавание и попытать счастья продажей прав на использование схемы, показанной нарис. Х5.42.

(a) Обозначьте входы и выходы схемы, дав соответствующие имена сигналам с указанием активного уровня.

(b) Что делает эта схема? Будьте конкретны и объясните назначение всех входов и выходов.

(c) Изобразите условное обозначение, которое могло бы быть предложено для этой схемы в справочнике.

5.38.Предположим, что требуется полный дешифратор 5x32 с одним входом разрешения и низким активным уровнем сигаала на этом входе, подобный изображенному на рис. 5.39. Если на входе EN1 поддерживается высокий уровень, то один из входов EN2 L или EN3 L, указанных на рисунке, можно бьшо бы использовать в качестве входа разрешения, при условии, что другой из этих входов заземлен. Рассмотрите все за и против использования EN2 L и EN3 L в качестве входа разрешения.

5.39. Определите, соответствуют ли выходы а, b и с семисегментного дешифратора 74x49 минимальным выражениям вида произведение сумм для этих сегментов, предполагая, что недесятичные входные комбинации являются безразличными и BIL = 1.

5.40.Видоизмените схему семисегментного дешифратора 74x49 так, чтобы цифры б и 9 имели вид, указанный нарис. Х5.40. Изменятся ли в результате этого изображения, соответствующие недесятичным входным комбинациям от ЮЮдоПИ?

РИС.Х5.40.



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 [ 174 ] 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359



ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.


Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы
.