(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation max !X, Y) mux ::J> min (X,Y) ПРИМЕРЫ ПРОЕКТИРОВАНИЯ КОМБИНАЦИОННЫХ СХЕМ Бпредыдущих главах рассмотрены основные понятия, относящиеся к истемам счисления, цифровым схемам и комбинационной логике, и писаны главные составные блоки комбинационных устройств: дешифраторы, мультиплексоры и т.п. Все это является необходимой основой. Но конечной целью при изучении цифровой электроники является способность решать реальные задачи, возникающие в процессе разработки цифровых систем. Как правило, для решения этих задач, помимо чтения учебника, требуется опыт. В этой главе мы пытаемся дать вам возможность продвинуться в этом направлении, разбирая примеры проектирования больших комбинационных схем. Глава состоит из трех парафафов. Первый парафаф содержит примеры проектирования путем использования стандартных комбинационных схем. Эти примеры рассмафиваются в терминах функций, реализуемых посредством ИС средней степени интефации. Но те же самые функции широко используются при разработке на основе специализированных ИС и микросхем типа FPGA. Основная мысль здесь состоит в том, чтобы показать, что фебуемую комбинационную функцию часто можно реализовать, используя набор меньших по размерам стандартных блоков. Это важно по двум причинам: во-первых, иерархический подход обычно упрощает задачу проектирования в целом; во-вторых, меньшие стандартные блоки часто более эффективно и оптимально реализуются внуфи ИС типа FPGA и в специализированных ИС по сравнению с тем, чего вы добились бы, описав требуемое устройство как единое целое и поручив профаммным средствам его синтезировать. Во втором парафафе приведены примеры проектирования на языке ABEL. При этом предполагается, что реализация будет осуществлена на небольших ПЛУ типа 16V8 и 20V8. Помимо собственно использования языка ABEL, некоторые примеры служат иллюсфацией того, как нужно принимать решение о разбиении на части, когда проектируемое устройство целиком не умещается в одной интегральной схеме. Третий парафаф посвящен использованию языка VHDL, который лучше всего подходит для больших проектов, реализуемых в одной микросхеме типа CPLD или FPGA и в специализированной ИС. Обратите внимание, что в этих примерах не конкретизируется ИС, в которой должно быть реализовано разрабатываемое уст- ройство. Несомненно, это - одно из достоинств проектирования на языках описания схем; большинство таких разработок, если не все, оказываются переносимыми и их можно реализовать на основе любой из множества технологий. Единственным необходимым условием для изучения этой главы является знакомство с содержанием предшествующих глав. Параграфы этой главы в значительной степени независимы один от другого, поэтому вы можете не читать материал, относящийся к языку ABEL, если вас интересует только язык VHDL, и наоборот. Кроме того, остальная часть книги написана так, что вы можете прочесть эту главу сейчас или пропустить ее и вернуться к ней позже. 6.1. Примеры проектирования на основе стандартных блоков 6.1.1. Устройство быстрого сдвига Устройство быстрого сдвига (barrel shifter) представляет собой комбинационную логическую схему с п входами данных, и выходами данных и несколькими управляющими входами, сигналы на которых задают сдвиг между данными на входе и данными на выходе. Устройство быстрого сдвига, являющееся частью микропроцессора, обычно характеризуется такими параметрами, как направление сдвига (влево или вправо), тип сдвига (циклический, арифметический или логический) и величина сдвига (обычно от О до и -1 разрядов, но иногда от 1 до и разрядов). В этом разделе мы будем строить простое 16-разрядное устройство быстрого сдвига, осуществляющее только циклические сдвиги влево; величина сдвига пусть определяется сигналами, поступающими на 4-разрядный управляющий вход S[3:0]. Если, например, входное слово имеет вид: ABCDEFHGIJKLMNOP (где каждая буква представляет собой один бит), а сигнал управления равен 0101 (5), то выходное слово равно FGHIJKLMNOPABCDE. На первый взгляд, решение этой задачи обманчиво просто. Каждый выходной бит можно получить с помощью 16-входового мультиплексора, на входы данных которого поступают соответствующие биты данных. Величина сдвига определяется сигналами на управляющих входах. Но, тядя на такую схему внимательнее, мы видим, что нужно идти на компромисс между быстродействием и размерами схемы. Рассмотрим сначала варианты, в которых используются готовые мультиплексоры в виде ИС средней степени интефации. Одноразрядный 16-входовой мультиплексор можно составить из двух ИС 74x151, используя сигнал на входе S3 и его инверсию в качестве сигналов, поступающих на входы EN L3thx схем, и объединяя с помощью вентилей И-НЕ сигналы на выходах данных Y L, так, как было показано на рис. 5.66 для 32-входового мультиплексора. Младшие разряды сигнала управления сдвигом S2-S0 подаются на одноименные входы выбора микросхем 151. Задача будет решена, если мы 16 раз повторим этот 16-входовой мультиплексор и подключим входы данных согласно схеме на рис. 6.1. На верхние ИС 151 в каждой паре поступает сигнал разрешения S3 L, а на нижние - сигнал разрешения S3; остающиеся сигналы выбора подаются на все 32 микросхемы 151. На входы данных D0-D7 каждой из ИС 151 поступают сигналы DIN в том порядке, в каком они перечислены на рисунке слева направо. DIN(15:0]. DiN(15;8j D!N(7:0j D!N{6:0,15] DiN[S:0.15:14) Dim :0,15;10 DINs0.15:9 D!N[8:1] S3.i S[3;0) -6 74x151 r> 74x151 P~ Tizr S[2-0! 74x151 О 74x151 jO- 74x161 Э- 74x151 0- 74x151 74x151 О 74x151 Q- 74x151 O- DOUTT15I L> DOUT(14 0OUTf13i dout[1l DOUTfO] . DOUT115:0 Рис. 6.1. Один из подходов к построению 16-разрядного устройства быстрого сдвига В первой строке в табл. 6.1 приведены характеристики этого варианта. Для его реализации потребуется 36 микросхем средней и малой степени интефации (точнее, чуть больше: 32 ИС 74x151, 4 ИС 74x00 и 1/6 ИС 74x04). Число микросхем можно уменьшить до 32, заменяя ИС 74x151 на ИС 74x251 и соединяя вместе их выходы Y с фемя состояниями; в результате получим то, что указано во второй сфоке таблицы. В каждом из этих вариантов оказывается очень сильно нафуженным источник управляющих сигналов: сигнал каждого разряда управляющего слова S[2:0] необходимо подать на одноименный вход выбора всех 32 мультиплексоров. Входы данных также довольно сильно нафужают источники; сигнал каждого разряда данных должен быть подан на входы 16 мультиплексоров, соответствующих 16 возможным значениям Табл. 6.1. Свойства четырех различных вариантов устройства быстрого сдвига Используемый Нагрузка по Задержка Нагрузка по Число мультиплексор шине данных данных шине управления ИС 74x151 74x251 74x153 74x157 16 16 4 2 1 2 4 32 32 36 32 16 16 ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |