(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation 8.34. Повторите задачу 8.32 для и-разрядного синхронного последовательного двоичного счетчика. 8.35. Повторите задачу 8.32 для и-разрядного синхронного параллельного двоичного счетчика. При каких значениях и ваша формула уже не будет справедлива? 8.36. Воспользовавшись 4-разрядным двоичным счетчиком 74x163, постройте счетчик по модулю 11 с последовательностью счета: 3,4,5,..., 12,13,3,4,.... 8.37. Поищите в справочнике принципиальную схему синхронного декадного счетчика 74x162 и составьте для него таблицу состояний в духе табл. 8.11, отразив в ней, в частности, поведение счетчика при попадании в нормально неиспользуемые состояния 10-15. 8.38. Постройте синхронный счетчик путем последовательного включения ИС 74x163 с параллельной логикой разрешения, как в схеме на рис. 8.29, так, чтобы максимальная скорость счета в нем бьша такой же, как у любой из этих микросхем, при числе разрядов, доходящем до 36 (девять ИС 163). Определите максимальную скорость счета, воспользовавшись сообщаемыми производителем значениями задержек в наихудшем случае для ИС 163 и для компонентов малой степени интеграции, примененных в межкаскадных соединениях. 8.39. Постройте счетчик по модулю 129 на двух ИС 74x163 и одном инверторе. 8.40. Напишите программу на языке ABEL для 8-разрядного счетчика по модулю iV с входом загрузки в расчете на реализацию в ПЛУ PAL 22V10; модуль счета пусть задается в профамме постоянной N. 8.41. Постройте тактируемую синхронную схему с четырьмя входами N3, N2, N1 и N0; пусть сигналами на этих входах представлено число N из интервала 0-15. У схемы имеется единственный выход Z, сигнал на котором принимает единичное значение точно на тактах в пределах интервала длительностью 16 тактов (предполагается, что значение iV остается постоянным на интервале наблюдения). (Указания: Воспользуйтесь комбинационной логикой и включите ИС 74x163 так, чтобы получился делитель частоты на 16, работающий в непрерывном режиме. Такты, на которых сигнал Z имеет единичное значение, должны быть возможно равномернее распределены в пределах интервала наблюдения; другими словами, - на каждом втором такте при Л= 8, на каждом четвертом такте при Л = 4 и т.д.) 8.42. Видоизмените схему из задачи 8.41 таким образом, чтобы на выходе Z вырабатывалось N переходов в интервале длительностью 16 тактов. Схему, которая у вас получится, называют двоичным умножителем частоты (binary rate multiplier); в свое время продавалась такая ТТЛ-схема средней степени интефации 7497. (Указание: Стробируйте тактовый сигнал выходным сигналом схемы из предыдущей задачи.) 8.43. Повторите задачи 8.41 и 8.42 для случая, когда имеется 8-разрядный вход N7 ... N0, написав профамму на языке ABEL, предусматривающую реализацию каждой из схем в одном ПЛУ типа PAL22V10. 8.44. Повторите задачи 8.41 и 8.42 с 8-разрядным входом N7 ... N0, описав каждую схему поведенческой VHDL-программой. 8.45. В последнюю минуту к разработчику (к автору!) обратились с просьбой дополнить возможности устройства еще одной функцией, когда на печатной плате оставалось место только для одной ИС средней степени интефации с 16 выводами. На плате уже имелся 16-мегагерцный тактовый сигнал MCLK и свободный сигнал выбора SEL, поступающий от микропроцессора. От разработчика требовалось, чтобы вырабатывался новый тактовый сигнал UCLK с частотой 8 МГц или 4 МГц в зависимости от значения SEL. Хуже всего, что на плате не было свободных вентилей в ИС малой степени интефации и требовалось, чтобы коэффициент заполнения у сигнала UCLK был равен 50% на обеих частотах. Разработчик придумал схему за пять минут Теперь ваша очередь сделать то же самое. (Указание: К моменту решения этой задачи разработчик был убежден, что основным строительным элементом для хитрых последовательностных схем является ИС 76x163.) 8.46. Постройте счетчик по модулю 16 с последовательностью счета 7, 6, 5, 4, 3,2, 1,0, 8, 9, 10, И, 12, 13, 14, 15, 7, ... на одной ИС 74x169 с использованием самое большее одного корпуса ИС малой степени интеграции. 8.47. Напишите профамму на языке ABEL для 8-разрядного счетчика, который осуществляет счет в последовательности, подобной той, какая указана в задаче 8.46. 8.48. Постройте реверсивньп ! двоичный счетчик для контроллера лифта в 20-этажном здании на одной ИС 16V8. У счетчика должны быть входы разрешения счета и управления направлением счета. Счет должен останавливаться на состоянии 1 при счете в обратном направлении и на состоянии 21 при счете в прямом направлении, а также пропускать состояние 13 в обоих режимах работы. Начертите принципиальную схему вашего устройства и напишите для него равенства на языке ABEL. 8.49. Повторите предыдущую задачу, воспользовавшись языком VHDL. 8.50. Напишите VHDL-профамму для и-разрядного счетчика, который осуществляет счет в последовательности, подобной той, какая указана в задаче 8.46. Напишите профамму таким образом, чтобы число разрядов в счетчике можно было изменять путем изменения значения единственной постоянной N. 8.51. Видоизмените VHDL-профамму в табл. 8.14 так, чтобы порты D и Q были типа STD LOGIC VECTOR, включив функции преобразования там, где это необходимо. 8.52. Перепишите VHDL-профамму из табл. 8.16 в структурном стиле так, чтобы описываемое ею устройство точно соответствовало схеме на рис. 8.45, включая имена сигналов, указанные на рисунке. Если в вашей VHDL-биб-лиотеке нет следующих объектов: AND2, INV, N0R2, 0R2, XN0R2 и Vdf f qqn, TO определите их и используйте по мере необходимости. 8.53. Видоизмените профамму из табл. 8.17, воспользовавшись VHDL-onepa-тором generic так, чтобы число разрядов счетчика можно было изменять посредством определения generic. 8.54. Постройте схему параллельно-последовательного преобразования с восемью 32-канальными последовательными звеньями со скоростью передачи 2.048 Мбит/с и одной 8-разрядной параллельной шиной данных с частотой тактового сигнала 2.048 МГц, по которой передается 256 байтов в кадре. Формат кадра в каждом из последовательных звеньев должен иметь вид, указанный на рис. 8.55. У каждой последовательной линии передачи данных SDATAi пусть имеется ее собственный сигнал синхронизации SYNCi, а импульсы этих сигналов разнесены таким образом, что импульс сигнала SYNC(i+1) сдвинут по отношению к импульсу сигнала SYNCi на один такт позднее. &55. Рассмотрите временные соотношения между сигналами в параллельной шине и в последовательных звеньях и составьте таблицу или напишите формулу, показывающие, какие таймслоты параллельной шины передаются по тому или иному последовательному звену в пределах времени, отведенного на передачу соответствующего таймслота. Нарисуйте принципиальную схему устройства, построенного на ИС средней степени интеграции, упоминавшихся в этой главе; вы можете в сокращенном виде изобразить повторяющиеся элементы (например, регистры сдвига), указав для каждого из них только такие соединения, которые относятся индивидуально к данному элементу. 8.56. Повторите задачу 8.54 в предположении, что все последовательные линии передачи данных должны привязывать свои данные к одному общему сигналу синхронизации SYNC. Сколько микросхем потребуется дополнительно в этом случае? 8.57. Покажите, как следует нарастить схему последовательно-параллельного преобразования, приведенную на рис. 8.57, чтобы байт, принятый в каждом слоте, запоминался в своем собственном регистре на 125 мкс, то есть до тех пор, пока не будет принят следующий байт в этом таймслоте. Нарисуйте подробную схему со счетчиком и логикой декодирования для 32 тайм-слотов, атакже регистры, в которых запоминаются параллельные данные, и соединения для таймслотов 31, О и 1. Начертите также временнь/е диаграммы, - примерно так, как это сделано на рис. 8.58, - где были бы показаны сигналы декодирования и данные для слотов 31, О и 1. 8.58. Представьте себе, что вам нужно построить последовательный компьютер, в котором данные передаются и обрабатываются по одному биту за раз. Первое, что вам надо будет решить, это - какой бит передавать и обрабатывать первым: младший или старший. Какой бы вы выбрали и почему? 8.59. Постройте 8-разрядный самокорректирующийся кольцевой счетчик с состояниями 11111110, 11111101, ... ,01111111, используя только два корпуса ИС малой или средней степени интефации. 8.60. Предложите две различные схемы 2-разрядного счетчика с 4 состояниями, для каждой из которых было бы достаточно одного корпуса ИС 74x74 (два переключающихся по фронту D-триггера) без использования других логических схем. ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |